特許

J-GLOBAL ID：200903057569451024

不揮発性半導体記憶装置

発明者： 若井 広紀
出願人/特許権者： 富士通株式会社
代理人 (1件)： 横山 淳一
公報種別：公開公報
出願番号（国際出願番号）：特願2006-067936
公開番号（公開出願番号）：特開2007-250582
出願日： 2006年03月13日
公開日（公表日）： 2007年09月27日
要約：

【課題】MONOS型不揮発性メモリの微細化に伴って、電荷保持膜の薄膜化などによる電荷保持特性の劣化を回避可能とする。【解決手段】電荷保持膜の膜厚方向でのトラップ密度及びトラップレベルの分布を複数のステップ状の分布などとする。一例として、トラップ密度が高くトラップレベルの浅いSi-rich Si3N4膜をトラップ密度の低いSi3N4膜で挟む3層スタック構造に構成することにより、注入電荷がSi-rich Si3N4膜に集中され、電荷保持膜が薄膜化されても、電荷保持特性の高い膜を得ることができる【選択図】図1

請求項（抜粋）：

シリコン半導体基板に互いに離間して形成されたソース・ドレイン領域と、 前記ソース・ドレイン領域の間のチャネル領域上に形成された第1のシリコン酸化膜と、 前記第1のシリコン酸化膜上に形成された、少なくとも窒素とシリコンからなる化合物膜と、 前記化合物膜上に形成された第2のシリコン酸化膜と、 前記第2のシリコン酸化膜上に形成された電極と、を有し、 前記化合物膜は、電荷トラップ準位の密度の高い膜をそれより電荷トラップ順位の密度の低い膜で挟んだ構造を有することを特徴とする不揮発性半導体記憶装置。

IPC (4件)：

H01L 21/824 ,  H01L 29/792 ,  H01L 29/788 ,  H01L 27/112

FI (2件)：

H01L29/78 371 ,  H01L27/10 433

Fターム (21件)：

5F083EP18 ,  5F083EP22 ,  5F083EP42 ,  5F083EP48 ,  5F083EP76 ,  5F083EP77 ,  5F083ER03 ,  5F083ER09 ,  5F083ER14 ,  5F083ER19 ,  5F083GA01 ,  5F083GA11 ,  5F083JA04 ,  5F083JA05 ,  5F083ZA21 ,  5F101BA45 ,  5F101BB05 ,  5F101BC02 ,  5F101BD34 ,  5F101BF02 ,  5F101BF05

引用特許：

出願人引用 (2件)

• 不揮発性半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願平9-194475   出願人：ソニー株式会社
• 不揮発性半導体記憶素子及びその製造方法
  公報種別：公開公報   出願番号：特願2001-016777   出願人：ソニー株式会社