特許
J-GLOBAL ID：200903057929320864
不揮発性半導体記憶装置
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-275544
公開番号（公開出願番号）：特開平7-098996
出願日： 1993年11月04日
公開日（公表日）： 1995年04月11日
要約：
【要約】【目的】 ワード線に対しても冗長構成を利用することのできる一括消去型不揮発性半導体記憶装置を提供する。【構成】 アドレス変換機能付ロウアドレスバッファ(124)は、消去前書込動作時においてメモリアレイ(100)から物理的に隣接する複数のワード線を同時に選択する。この同時に選択されたワード線上のメモリセルに対し消去前書込が実行される。【効果】 物理的に隣接するワード線がショートしていても、これらは同時に選択されるため、この不良ワード線上に書込高電圧を伝達することができる。これにより、不良ワード線上のメモリセルが消去前書込されるため、一括消去時に過消去となるのが防止され、不良ワード線をスペアワード線により置換する冗長構成を利用することができる。
請求項（抜粋）：
不良ワード線救済用の冗長ワード線を含む複数のワード線と、前記ワード線と交差するように配設される複数のビット線と、前記ワード線と前記ビット線との交差部に対応して配設される複数のメモリセルとを備え、前記複数のメモリセルの各々は、通常動作時に関連のワード線が選択状態のときに導通状態となる第1の状態と関連のワード線が選択状態とされても非導通状態を維持する第2の状態とを有するメモリトランジスタを含み、前記通常動作モードと異なる所定の動作モード時に、互いに隣接する少なくとも2本のワード線を同時に選択するワード線選択手段、前記複数のビット線から少なくとも1本のビット線を選択するビット線選択手段、および前記所定の動作モード時、少なくとも前記選択されたワード線およびビット線上に、メモリトランジスタを前記第2の状態とするための電圧を伝達する手段を備える、不揮発性半導体記憶装置。
IPC (3件)：
G11C 29/00 301
, G11C 16/06
, G11C 29/00 303
G11C 17/00 530 D
, G11C 17/00 309 Z
