特許
J-GLOBAL ID：200903057946856697
遅延回路
発明者：
出願人/特許権者：
代理人 (1件)：
石田 敬 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-188679
公開番号（公開出願番号）：特開2003-008410
出願日： 2001年06月21日
公開日（公表日）： 2003年01月10日
要約：
【要約】【課題】 外部ノイズに強い遅延回路において、ヒステリシスを持たせる。【解決手段】 サブ充電電流源I2とコンデンサC1の間にヒステリシス抵抗R3を設ける。入力電圧VinがL→Hになると、コンデンサC1は充電電流源I1により充電され、端子電圧Vcが基準電圧Vr1を超えると、サブ充電電流源I2が動作することにより、充電電流は急激に増加する。したがって、充電電流が極端に小さい場合でも、外来ノイズの影響を低減することができる。また、VinがLになり、コンデンサの放電時には、ヒステリシス抵抗R3の電圧降下により、ヒステリシス特性がえられる。本発明は、さらに、コンデンサ電圧の検出手段を改良し、充電時及び放電時の両方で遅延信号をえられるようにできる。
請求項（抜粋）：
コンデンサと、このコンデンサに充電電流を流す充電電流源と、前記コンデンサの電圧を検出して出力を反転する遅延出力回路とからなる遅延回路において、前記コンデンサと前記遅延出力回路との間に挿入されたヒステリシス抵抗と、このヒステリシス抵抗を介して前記コンデンサに充電電流を流すサブ充電電流源と、前記遅延出力回路の出力の反転を検出した時、前記サブ充電電流源を動作させる充電電流切替手段と、を具備することを特徴とする遅延回路。
IPC (3件)：
H03K 5/13
, H03H 11/26
, H03K 5/08
H03K 5/13
, H03H 11/26 A
, H03H 11/26 B
, H03K 5/08 E
5J001AA01
, 5J001BB14
, 5J001BB25
, 5J001CC02
, 5J001DD01
, 5J001DD05
, 5J039DA12
, 5J039DB08
, 5J039DB19
, 5J039KK13
, 5J039KK16
, 5J039MM08
, 5J098AA02
, 5J098AA11
, 5J098AA14
, 5J098AB02
, 5J098AB07
, 5J098AB11
, 5J098AB12
, 5J098AB13
, 5J098AB16
, 5J098AB32
, 5J098AB36
, 5J098AD11
, 5J098FA03
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
