特許

J-GLOBAL ID：200903058129912565

薄膜半導体素子およびその製造方法

発明者： 藤沢 淳一
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 花輪 義男
公報種別：公開公報
出願番号（国際出願番号）：特願2001-395843
公開番号（公開出願番号）：特開2003-197636
出願日： 2001年12月27日
公開日（公表日）： 2003年07月11日
要約：

【要約】【課題】 薄膜トランジスタの窒化シリコンからなるゲート絶縁膜の表面粗さを比較的小さくし、薄膜トランジスタの電界移動度を大きくする。【解決手段】 プラズマCVD法により、反応ガスとしてSiH4とNH3を用い、キャリアガスとしてN2とH2を用い、N2:H2の流量比を1〜2:3程度として、窒化シリコン膜を成膜すると、窒化シリコン膜の表面粗さを0.5〜0.6nmと比較的小さくすることができ、ひいては電界効果移動度を0.8〜1.4cm2/V・s程度と大きくすることができる。

請求項（抜粋）：

絶縁膜と半導体薄膜とが積層された薄膜半導体素子において、前記絶縁膜の前記半導体薄膜との界面側における表面粗さが0.5〜0.6nm程度であることを特徴とする薄膜半導体素子。

IPC (4件)：

H01L 21/336 ,  C23C 16/42 ,  H01L 21/318 ,  H01L 29/786

FI (4件)：

C23C 16/42 ,  H01L 21/318 B ,  H01L 29/78 617 V ,  H01L 29/78 617 S

Fターム (39件)：

4K030AA06 ,  4K030AA13 ,  4K030AA17 ,  4K030AA18 ,  4K030BA40 ,  4K030CA06 ,  4K030CA12 ,  4K030FA01 ,  4K030JA05 ,  4K030JA06 ,  5F058BA20 ,  5F058BB06 ,  5F058BC08 ,  5F058BF07 ,  5F058BF23 ,  5F058BF30 ,  5F110AA01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE03 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG35 ,  5F110GG45 ,  5F110HK03 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK33 ,  5F110HK35 ,  5F110NN12 ,  5F110NN24 ,  5F110NN35 ,  5F110QQ09

引用特許：

審査官引用 (2件)

• 薄膜トランジスタの構造及び窒化シリコン膜の製造方法
  公報種別：公開公報   出願番号：特願平3-318164   出願人：日本電気株式会社
• 薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願2000-013427   出願人：鹿児島日本電気株式会社