ATMセルスイッチ

発明者： , , ,
出願人/特許権者：
代理人 (1件)：柏谷昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-023621
公開番号（公開出願番号）：特開平8-223170
出願日： 1995年02月13日
公開日（公表日）： 1996年08月30日
要約：

【要約】【目的】 ATMセルスイッチに関し、バッファメモリのアドレス制御の効率化を図り、ATMセルスイッチの特性向上を図る。【構成】入力ハイウェイ5からのATMセルデータを直並列変換部1により所定ビット数毎に並列データに変換し、その変換出力順に従って書込む複数の領域4-1〜4-3を有するバッファメモリ4と、判定部2により有効ATMセルデータと判定した時に起動して、バッファメモリ4に書込アドレスwaを加える書込制御部3と、第1の並列データを領域4-1に書込むように書込アドレスwaを領域4-1に加え、第2の並列データを領域4-2に書込むように書込アドレスwaを遅延回路7-1によって遅延して加え、第3の並列データを領域4-3に書込むように書込アドレスwaを遅延回路7-2によって遅延して加える構成とを備えている。

請求項（抜粋）：

複数の入力ハイウェイと複数の出力ハイウェイとのクロスポイントに設けたATMセルスイッチに於いて、前記入力ハイウェイからのATMセルデータを所定ビット数毎に並列に変換した並列データを、該並列データの変換出力順に従って書込む複数の領域を有するバッファメモリと、該バッファメモリの前記各領域に同一の書込アドレスを加えて前記並列データを書込む書込制御部とを有し、該書込制御部からの前記書込アドレスを、前記バッファメモリの複数の領域に対して前記並列データが加えられるタイミングに一致するように順次遅延させて加える構成を備えたことを特徴とするATMセルスイッチ。

IPC (2件)：

H04L 12/28 , H04Q 3/00

FI (2件)：

H04L 11/20 H , H04Q 3/00

引用特許：

審査官引用 (17件)

特開平3-003448
特開平3-123238
特開平1-148643

全件表示

前のページに戻る