特許
J-GLOBAL ID：200903058263805040
液晶表示装置用アレイ基板及びその製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (8件)：
岡部 正夫
, 加藤 伸晃
, 岡部 讓
, 臼井 伸一
, 越智 隆夫
, 本宮 照久
, 朝日 伸光
, 三山 勝巳
公報種別：公開公報
出願番号（国際出願番号）：特願2005-363227
公開番号（公開出願番号）：特開2006-323344
出願日： 2005年12月16日
公開日（公表日）： 2006年11月30日
要約：
【課題】マスク工程をさらに単純化して製造費用を節約し、製造時間を短縮することによって、工程収率を改善することのできる液晶表示装置用アレイ基板とその製造方法を提供すること。【解決手段】本発明による液晶表示装置用アレイ基板は、第2マスク工程時、相互に異なるスリットの幅の半透過部を有するマスクを利用して製造される。ここれにより、感光層をアッシングする工程で、配線が位置した部分と、そうではない部分に対するエッチングの比率を合わせることができるために、配線の表面に欠陥が発生する不良を防げる長所がある。また、本発明では、アレイ基板を3マスク工程により製造することを特徴とする。【選択図】 図10
請求項（抜粋）：
第1マスク工程において、基板上に、ゲート配線、ゲートパッド、ゲート電極、及びデータパッドを形成する段階と、
前記ゲート配線、ゲートパッド、ゲート電極、及びデータパッドを含む基板全面に対応する実質的な部分の上に、ゲート絶縁膜を形成する段階と、
第2マスク工程において、前記ゲート絶縁膜上に、データ配線、ソース/ドレインパターン、及びアクティブ層を形成して、前記ゲート絶縁膜内に、ゲートパッドコンタクトホールとデータパッドコンタクトホールとを形成する段階と、
第3マスク工程において、画素電極、ゲートパッド端子、データパッド端子、ソース電極、ドレイン電極、及びオーミックコンタクト層を形成する段階とを含む液晶表示装置用アレイ基板の製造方法。
IPC (1件)：
FI (1件)：
Fターム (15件)：
2H092JA26
, 2H092JA35
, 2H092JA36
, 2H092JA43
, 2H092JA44
, 2H092JA47
, 2H092JB64
, 2H092JB66
, 2H092KA05
, 2H092MA14
, 2H092MA16
, 2H092MA18
, 2H092MA41
, 2H092MA43
, 2H092NA27
