特許

J-GLOBAL ID：200903058321435002

表示制御回路

発明者： 古川 利一 ,  新藤 博康
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-277638
公開番号（公開出願番号）：特開2001-100722
出願日： 1999年09月29日
公開日（公表日）： 2001年04月13日
要約：

【要約】【課題】 誤ったキャラクタ表示開始を防止する。【解決手段】 ラッチ回路38において、水平帰線期間の開始の後からレジスタ32への水平表示開始位置のデータの格納完了までの期間Hとなる信号を出力する。そして、フリップフロップ40で、DCLKに同期した信号にした後、インバータ42で反転して、比較器34のイネーブル端子に入力する。これによって、レジスタ32へのデータ格納完了まで、比較が行われず、誤った一致信号の出力を防止できる。

請求項（抜粋）：

水平同期信号の水平帰線期間の開始後に当該水平ラインについてのキャラクタ表示開始位置についての設定データをビデオRAMから読み出す読み出し手段と、読み出されたキャラクタ表示開始位置を記憶するレジスタと、水平同期信号の水平帰線期間終了からキャラクタ表示のドットクロックをカウントするカウンタと、レジスタに記憶している表示開始位置およびカウンタのカウント値を比較する比較器と、を有し、比較において、一致を検出したときに、キャラクタ表示開始の信号を出力する表示制御回路であって、前記比較器における比較結果の出力を前記キャラクタ表示開始位置の前記レジスタへの記憶が終了するまで禁止することを特徴とする表示制御回路。

IPC (5件)：

G09G 5/00 550 ,  G09G 5/00 510 ,  G09G 5/22 650 ,  H04N 5/445 ,  H04N 9/74

FI (5件)：

G09G 5/00 550 R ,  G09G 5/00 510 S ,  G09G 5/22 650 R ,  H04N 5/445 Z ,  H04N 9/74 Z

Fターム (35件)：

5C025AA28 ,  5C025BA27 ,  5C025BA28 ,  5C025BA30 ,  5C025CA09 ,  5C025CB10 ,  5C025DA10 ,  5C066AA03 ,  5C066BA20 ,  5C066CA11 ,  5C066DA00 ,  5C066ED04 ,  5C066ED14 ,  5C066GA01 ,  5C066GA13 ,  5C066GA14 ,  5C066GA20 ,  5C066GA22 ,  5C066KE08 ,  5C066KE09 ,  5C066KE11 ,  5C066KE21 ,  5C066KE22 ,  5C066KE23 ,  5C066KE24 ,  5C082AA02 ,  5C082BA02 ,  5C082BB12 ,  5C082BB22 ,  5C082BB32 ,  5C082CA56 ,  5C082CA85 ,  5C082DA65 ,  5C082MM01 ,  5C082MM10

引用特許：

出願人引用 (4件)

• 文字表示装置
  公報種別：公開公報   出願番号：特願平4-106608   出願人：三洋電機株式会社
• キャラクタ表示制御回路
  公報種別：公開公報   出願番号：特願平9-043134   出願人：三洋電機株式会社
• 遊技機の画像表示装置
  公報種別：公開公報   出願番号：特願平9-361305   出願人：新日本製鐵株式会社
• オンスクリーン表示回路
  公報種別：公開公報   出願番号：特願平3-238366   出願人：株式会社東芝