特許

J-GLOBAL ID：200903058338905827

ショットキーバリアダイオードの製造方法

発明者： 荻野 慎次 ,  金丸 浩
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-240173
公開番号（公開出願番号）：特開2001-068689
出願日： 1999年08月26日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】シリーズ抵抗の増加を招くことなく逆漏れ電流を抑えたSBDを、容易に、しかも安定して製造できる方法を提供する。【解決手段】酸化膜形成や、逆導電型領域の形成等の高温熱処理をともなう操作をおこなった後、例えば分子線エピタキシー法のような方法で1000°C以下の低温で低濃度層を形成し、その低濃度層表面へのショツトキー電極の形成をおこなう。

請求項（抜粋）：

高不純物濃度の半導体下地板上にエピタキシャル層と、そのエピタキシャル層より低不純物濃度の低濃度層とを有し、その低濃度層の表面にショットキー接合を形成する電極を設けたショットキーバリアダイオードの製造方法において、エピタキシャル層の表面に熱酸化により酸化膜を形成し、その酸化膜への窓開け後に低濃度層を形成し、その低濃度層表面へのショツトキー電極の形成をおこなうことを特徴とするショットキーバリアダイオードの製造方法。

IPC (2件)：

H01L 29/872 ,  H01L 21/203

FI (3件)：

H01L 29/48 P ,  H01L 21/203 M ,  H01L 29/48 F

Fターム (17件)：

4M104BB14 ,  4M104CC03 ,  4M104DD35 ,  4M104DD64 ,  4M104FF31 ,  4M104FF35 ,  4M104GG03 ,  4M104HH20 ,  5F103AA01 ,  5F103AA04 ,  5F103DD16 ,  5F103DD28 ,  5F103GG01 ,  5F103JJ03 ,  5F103LL20 ,  5F103NN01 ,  5F103RR05

引用特許：

審査官引用 (4件)

• 特開平2-109364
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平8-191986   出願人：ドイチェ・アイティーティー・インダストリーズ・ゲゼルシャフト・ミト・ベシュレンクタ・ハフツンク
• ショットキーバリア半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平11-133464   出願人：富士電機株式会社
• 特開平2-109364