特許
J-GLOBAL ID：200903058368345869

半導体装置及びその製造方法

発明者：
池田 由起夫

池田 由起夫 について


出願人/特許権者：
関西日本電気株式会社

関西日本電気株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願2000-052138
公開番号（公開出願番号）：特開2001-237312
出願日： 2000年02月23日
公開日（公表日）： 2001年08月31日
要約：
【要約】【課題】 第2層配線53と第1配線48とを接続するスルーホール30と、第1層配線48と半導体基板1の活性領域とを接続するコンタクトホール23とを同じ位置に備えるものにおいて、コンタクトホール23を埋める下側Wプラグ45の表面に深い凹部が形成されるとスルーホール30の底面となる第1層配線48の表面に深い凹部が出来、その結果第1層配線とスルーホール30を埋める上側Wプラグ49との接続が悪く抵抗が高くなる問題を解決する。【解決手段】 コンタクトホール23の側面にエッチバック形成したサイドウォール40を設け、下側Wプラグをブランケット法で形成する際に空洞が出来にくくする
請求項（抜粋）：
下層配線と、それを覆う第1の層間絶縁膜と、その上に形成された中層配線と、前記第1の層間絶縁膜の前記下層配線と前記中層配線とを接続する場所に設けられた下側スルーホールと、ブランケット法で形成されて前記下側スルーホールを埋めて前記下層配線と前記中層配線とを接続する下側タングステンプラグと、前記第1の層間絶縁膜と前記中層配線とを覆う第2の層間絶縁膜と、前記第2の層間絶縁膜の前記下側スルーホールの直上に設けられた上側スルーホールと、ブランケット法で形成されて前記上側スルーホールを埋めて前記中層配線に接続する上側タングステンプラグと、前記第2の層間絶縁膜上に配置されて前記上側タングテンプラグに接続する上層配線とを備える半導体装置において、前記下側スルーホール内にはその側面にエッチバック法で形成されたサイドウォールが設けられ、前記サイドウォールと前記下側スルーホールの底面とを覆うバリヤ層が設けられ、そのなかに前記下側タングステンプラグが充填されていることを特徴とする半導体装置。
IPC (2件)：
H01L 21/768 ,  H01L 21/28
FI (3件)：
H01L 21/28 V ,  H01L 21/90 A ,  H01L 21/90 D
Fターム (36件)：
4M104BB14 ,  4M104DD08 ,  4M104DD12 ,  4M104DD19 ,  4M104DD37 ,  4M104DD43 ,  4M104EE17 ,  4M104FF18 ,  4M104FF23 ,  4M104HH13 ,  5F033HH09 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK09 ,  5F033KK18 ,  5F033KK33 ,  5F033MM08 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN32 ,  5F033NN37 ,  5F033PP09 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ31 ,  5F033RR06 ,  5F033RR14 ,  5F033TT02 ,  5F033TT07
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM