特許
J-GLOBAL ID：200903058402768847

半導体装置およびその製造方法

発明者：
伊藤 信哉

伊藤 信哉 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-109734
公開番号（公開出願番号）：特開平11-307759
出願日： 1998年04月20日
公開日（公表日）： 1999年11月05日
要約：
【要約】【課題】 本発明は側壁絶縁膜を用いたMOSFETにおけるホットキャリア耐性を向上させ、長期間に渡ってON電流の変化がなく信頼性の高い半導体装置を提供すること、およびその製造方法を提供することを目的とする。【解決手段】 半導体基板1上にゲート絶縁膜2と、ゲート電極3と、ソース・ドレイン領域7と、ゲート電極の側壁に形成された側壁絶縁膜とを有する半導体装置において、前記側壁絶縁膜が、ゲート電極の側壁および半導体基板表面に接するTEOS NSG膜5と、このTEOS NSG膜の上に形成されたシリコン窒化膜6の2層構造からなることを特徴とする半導体装置。
請求項（抜粋）：
半導体基板上にゲート絶縁膜と、ゲート電極と、ソース・ドレイン領域と、ゲート電極の側壁に形成された側壁絶縁膜とを有する半導体装置において、前記側壁絶縁膜が、ゲート電極の側壁および半導体基板表面に接するTEOSNSG膜と、このTEOS NSG膜の上に形成されたシリコン窒化膜の2層構造からなることを特徴とする半導体装置。
IPC (2件)：
H01L 29/78 ,  H01L 21/336
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM