特許
J-GLOBAL ID:200903058448176081

画像処理装置、マイクロコンピュータ及び電子機器

発明者:
出願人/特許権者:
代理人 (3件): 井上 一 ,  布施 行夫 ,  大渕 美千栄
公報種別:公開公報
出願番号(国際出願番号):特願2004-036452
公開番号(公開出願番号):特開2005-228073
出願日: 2004年02月13日
公開日(公表日): 2005年08月25日
要約:
【課題】1画像分の入力画像データ容量よりも小さい容量のバッファメモリを用いてデータの再配置を行う場合に180度回転再配置を行うこと。【解決手段】 ラインベース形式で入力された画像データを、1画像分の画像データ容量よりも小さい容量のバッファメモリ160に一時記憶させブロックインターリーブ形式で出力する本画像処理装置である。バンク単位回転画像データを前記バッファメモリに書き込んで、ブロックインターリーブ形式で出力する回転再配置回路を含む。バンク最終アドレス演算回路173は、水平方向入力画素数及び垂直方向MCU単位画素数に基づきバンク最終アドレスを求める。書き込み回路172は、バンク最終アドレスを書き込み開始アドレスとして、バンク開始アドレス方向に書き込みアドレスをデクリメントさせて1バンク分の画像データを書き込む。読み出し回路174は、バンク開始アドレスを読み出し開始アドレスとして最終アドレス方向に画像データを読み出す。【選択図】 図5
請求項(抜粋):
ラインベース形式で入力された画像データを、1画像分の入力画像データを記憶するのに必要な容量よりも小さい容量を有するバッファメモリに一時記憶させ、バッファメモリに記憶された画像データを読み出してブロックインターリーブ形式で出力する画像データ再配置処理部を含む画像処理装置であって、 前記画像データ再配置処理部は、 バンク単位で180度回転させたバンク単位回転画像データを前記バッファメモリに書き込んで、前記バッファメモリからバンク単位回転画像データを読み出してブロックインターリーブ形式で出力する回転再配置回路を含み、 前記回転再配置回路は、 ラインベースで入力される際の画像データの水平方向入力画素数及び垂直方向MCU単位画素数に基づき、前記バッファメモリにおける1バンク分のデータ格納領域のバンク最終アドレスを求めるバンク最終アドレス演算回路と、 連続して入力される1バンク分の画像データを、前記バッファメモリの対応する1バンク分のデータ格納領域のバンク最終アドレスを書き込み開始アドレスとして、バンク最終アドレスからバンク開始アドレス方向に書き込みアドレスをデクリメントさせて1バンク分の画像データを書き込むことでバンク単位回転画像データを前記バッファメモリに書き込む書き込み回路と、 データ格納領域のバンク開始アドレスを読み出し開始アドレスとして、バンク開始アドレスからバンク最終アドレス方向にブロックインターリーブ形式の順序に従って、前記バッファメモリから画像データを読み出す読み出し回路とを含むことを特徴とする画像処理装置。
IPC (6件):
G06T3/60 ,  G06F12/02 ,  G06T1/60 ,  H04N1/21 ,  H04N1/387 ,  H04N1/41
FI (7件):
G06T3/60 ,  G06F12/02 580F ,  G06T1/60 450D ,  G06T1/60 450G ,  H04N1/21 ,  H04N1/387 ,  H04N1/41 B
Fターム (35件):
5B047AA01 ,  5B047BB02 ,  5B047CA21 ,  5B047CB25 ,  5B047EA05 ,  5B047EA07 ,  5B047EB06 ,  5B047EB12 ,  5B057CA01 ,  5B057CA12 ,  5B057CA16 ,  5B057CB01 ,  5B057CB08 ,  5B057CB12 ,  5B057CC02 ,  5B057CD04 ,  5B057CG02 ,  5B057CG05 ,  5B057CH11 ,  5B060GA17 ,  5B060GA18 ,  5C073BB01 ,  5C073CE01 ,  5C073CE04 ,  5C076AA17 ,  5C076AA24 ,  5C076BA03 ,  5C076BA04 ,  5C076BA06 ,  5C078AA09 ,  5C078BA57 ,  5C078CA35 ,  5C078DA01 ,  5C078DA11 ,  5C078DB01
引用特許:
出願人引用 (2件) 審査官引用 (12件)
全件表示

前のページに戻る