特許
J-GLOBAL ID：200903058478546517
MOSゲート形素子の駆動回路
発明者：
出願人/特許権者：
代理人 (1件)：
篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平9-254417
公開番号（公開出願番号）：特開平11-097994
出願日： 1997年09月19日
公開日（公表日）： 1999年04月09日
要約：
【要約】【課題】電力変換器の主回路を構成するMOSゲート形素子のスイッチング動作のノイズを低減する。【解決手段】IGBT1の駆動回路20をMOSFET21〜24と制御回路25で構成し、駆動信号に基づいてMOSFET21とMOSFET22とを交互にオン・オフさせ、MOSFET21をオンさせた時から所定の期間のみ所定の振幅でMOSFET23をオンさせ、MOSFET22をオンさせた時から所定の期間とIGBT1のゲート電圧が所定の値以下になったときにMOSFET24をオンさせることにより、IGBT1のスイッチング速度を損なわずにスイッチング動作時のノイズを低減させる。
請求項（抜粋）：
半導体電力変換器の主回路を構成するMOSゲート形素子の駆動回路であって、該駆動回路には第1トランジスタと第2トランジスタと第3トランジスタと第4トランジスタと制御回路とを備え、前記駆動回路の電源の一端と前記MOSゲート形素子のソース端子又はエミッタ端子との間に、第1トランジスタと第2トランジスタとを直列に接続すると共に、第3トランジスタと第4トランジスタとを直列に接続し、第1トランジスタと第2トランジスタの接続点と、第3トランジスタと第4トランジスの接続点と、前記MOSゲート形素子のゲート端子とを接続し、前記制御回路は入力される駆動信号に基づいて第1トランジスタと第2トランジスタとを交互にオン・オフさせ、第1トランジスタをオンさせた時から所定の期間のみ所定の振幅で第3トランジスタをオンさせ、第2トランジスタをオンさせた時から所定の期間及び第2トランジスタをオンさせたことに基づいて前記MOSゲート形素子のゲート電圧が所定の値以下になったときに第4トランジスタをオンさせることを特徴とするMOSゲート形素子の駆動回路。
IPC (3件)：
H03K 17/04
, H03K 17/16
, H03K 17/56
H03K 17/04 Z
, H03K 17/16 F
, H03K 17/56 Z
