特許
J-GLOBAL ID:200903058483149992
表示装置
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
井上 学
公報種別:公開公報
出願番号(国際出願番号):特願2006-216368
公開番号(公開出願番号):特開2008-042043
出願日: 2006年08月09日
公開日(公表日): 2008年02月21日
要約:
【課題】半導体層を直接パターン加工する際に発生するパターンずれやノズルの目詰まりを防止し、高精細で高性能な有機薄膜トランジスタ、及びそれを用いた表示装置を低コストで提供する。【解決手段】各画素に輝度情報を与える信号線と、輝度情報を与える画素を所定のサイクルで選択する走査線とがマトリクス状に配置され、各画素への輝度情報の取り込みは、各画素に接続された走査線が選択された際に、信号線の信号電圧を各前記画素中の薄膜トランジスタを介して取り込むことで行い、各画素に取り込まれた輝度情報は、各画素に接続された走査線が非選択になった後も容量によって保持されるn行×m列の画素を有する表示装置において、各行の各画素には、各画素間で共通の少なくとも1本の半導体層を有し、その半導体層は前記信号線と平行に形成する。【選択図】図1
請求項(抜粋):
複数の信号線と、前記複数の信号線と直交して配置された複数の走査線と、前記複数の信号線と前記複数の走査線とで囲まれた複数の画素と、前記複数の画素の各々に配置された薄膜トランジスタと、を有し、複数の画素がマトリクッス状に配置されたアクティブマトリクス型の表示装置において、
前記薄膜トランジスタは、基板と、ゲート電極と、ゲート絶縁膜と、ソース電極及びドレイン電極と、半導体層と、を有し、
前記半導体層は、複数の画素に跨って、且つ前記信号線に平行で直線状に配置された表示装置。
IPC (5件):
H01L 21/336
, H01L 29/786
, H01L 51/05
, G02F 1/136
, G09F 9/30
FI (7件):
H01L29/78 612D
, H01L29/78 618B
, H01L29/28 100A
, H01L29/78 618A
, H01L29/78 618C
, G02F1/1368
, G09F9/30 338
Fターム (71件):
2H092JA24
, 2H092JA29
, 2H092KA09
, 2H092MA02
, 2H092MA13
, 2H092PA01
, 5C094AA05
, 5C094AA31
, 5C094AA42
, 5C094AA43
, 5C094BA03
, 5C094BA43
, 5C094BA75
, 5C094CA19
, 5C094DA13
, 5C094EB10
, 5C094GB10
, 5F110AA30
, 5F110BB01
, 5F110CC03
, 5F110CC05
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD04
, 5F110DD05
, 5F110DD13
, 5F110DD14
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE07
, 5F110EE09
, 5F110EE14
, 5F110EE42
, 5F110EE43
, 5F110EE45
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF24
, 5F110FF27
, 5F110FF28
, 5F110FF30
, 5F110GG05
, 5F110GG23
, 5F110GG25
, 5F110GG42
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK07
, 5F110HK21
, 5F110HK32
, 5F110HK33
, 5F110HK35
, 5F110NN02
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN33
, 5F110NN34
, 5F110NN35
, 5F110NN36
, 5F110NN71
, 5F110NN73
, 5F110QQ01
引用特許:
出願人引用 (1件)
-
自己整合印刷
公報種別:公表公報
出願番号:特願2003-557053
出願人:プラスティックロジックリミテッド, ケンブリッジユニバーシティテクニカルサービシズリミティド
審査官引用 (3件)
前のページに戻る