特許
J-GLOBAL ID:200903070229941376

薄膜トランジスタ素子シート及び薄膜トランジスタ素子シートの作製方法

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2003-081960
公開番号(公開出願番号):特開2004-289044
出願日: 2003年03月25日
公開日(公表日): 2004年10月14日
要約:
【課題】真空系やフォトリソを用いなくとも、精度の高い薄膜トランジスタ素子シートを、簡易、且つ、効率的に製造する方法を提供する。【解決手段】支持体上に、薄膜トランジスタ素子が、ゲートバスラインおよびソースバスラインを介して、複数個、連結された薄膜トランジスタ素子シートの作製方法において、該チャネル領域上或いは該支持体上に、直接またはその他の層を介して、流動性電極材料反発領域を形成する工程、次いで、流動性電極材料が前記チャネル領域上に或いは前記支持体上に、直接またはその他の層を介して、供給され、少なくとも該ソース電極及び該ドレイン電極が形成される工程を有することを特徴とする薄膜トランジスタ素子シートの作製方法。【選択図】 なし
請求項(抜粋):
支持体上に、ゲート電極、ゲート絶縁層、半導体層からなるチャネル領域、ソース電極およびドレイン電極を有する薄膜トランジスタ素子が、ゲートバスラインおよびソースバスラインを介して、複数個、連結された薄膜トランジスタ素子シートの作製方法において、 該チャネル領域上或いは該支持体上に、直接またはその他の層を介して、流動性電極材料反発領域を形成する工程、次いで、流動性電極材料が前記チャネル領域上に或いは前記支持体上に、直接またはその他の層を介して、供給され、少なくとも該ソース電極及び該ドレイン電極が形成される工程を有することを特徴とする薄膜トランジスタ素子シートの作製方法。
IPC (4件):
H01L29/786 ,  H01L21/288 ,  H01L21/336 ,  H01L51/00
FI (4件):
H01L29/78 618B ,  H01L21/288 Z ,  H01L29/78 616K ,  H01L29/28
Fターム (34件):
4M104AA09 ,  4M104BB36 ,  4M104DD51 ,  4M104DD61 ,  4M104HH20 ,  5F110AA30 ,  5F110BB01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE07 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF24 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110GG05 ,  5F110GG24 ,  5F110GG42 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK07 ,  5F110HK32 ,  5F110HK41 ,  5F110NN73
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る