ピン電界効果トランジスタ及びその形成方法

発明者： , ,
出願人/特許権者：
代理人 (2件)：志賀正武 , 渡邊隆
公報種別：公開公報
出願番号（国際出願番号）：特願2004-214878
公開番号（公開出願番号）：特開2005-045263
出願日： 2004年07月22日
公開日（公表日）： 2005年02月17日
要約：

【課題】ピン電界効果トランジスタ及びその形成方法を提供する。【解決手段】このトランジスタは支持基板上に配置され、少なくとも交互に積層された複数個の第1半導体パターン及び第2半導体パターンで構成された多層パターンを含むピンパターンを具備する。ピンパターンの上部を横切るゲート電極が配置され、ピンパターン及びゲート電極の間にゲート絶縁膜が介在される。ゲート電極の両側のピンパターン内に一対の不純物拡散層が形成される。第1及び第2半導体パターンはシリコンの格子幅に比べて少なくとも一方向に広い格子幅を有する。これによって、ピンパターン内に形成されたチャンネル領域で、電荷の移動度が増加してピン電界効果トランジスタの性能を向上させることができる。【選択図】図1

請求項（抜粋）：

半導体基板から突出し、順次に積層された第1および第2半導体パターンを含むピンパターンを含み、前記第1および第2半導体パターンは少なくとも一方向に前記基板物質の格子幅に比べて大きい格子幅を有することを特徴とするピン電界効果トランジスタ。

IPC (2件)：

H01L29/78 , H01L29/786

FI (5件)：

H01L29/78 301B , H01L29/78 618C , H01L29/78 618B , H01L29/78 618E , H01L29/78 626C

Fターム (45件)：

5F110AA01 , 5F110AA15 , 5F110BB04 , 5F110CC10 , 5F110DD01 , 5F110DD05 , 5F110DD12 , 5F110DD13 , 5F110EE02 , 5F110EE05 , 5F110EE09 , 5F110EE14 , 5F110EE22 , 5F110FF01 , 5F110FF23 , 5F110GG01 , 5F110GG02 , 5F110GG12 , 5F110GG19 , 5F110GG22 , 5F110GG30 , 5F110GG44 , 5F110HJ13 , 5F110HM02 , 5F110NN62 , 5F140AA05 , 5F140AA08 , 5F140AA30 , 5F140AA34 , 5F140AB03 , 5F140AC28 , 5F140AC36 , 5F140BA05 , 5F140BA17 , 5F140BB05 , 5F140BB18 , 5F140BC12 , 5F140BC15 , 5F140BD04 , 5F140BD05 , 5F140BD16 , 5F140BE07 , 5F140BK13 , 5F140CB01 , 5F140CE05

引用特許：

出願人引用 (1件)

米国特許第6,413,802号明細書

審査官引用 (3件)

半導体装置
公報種別：公開公報出願番号：特願平8-232085 出願人：株式会社東芝
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平8-246289 出願人：株式会社東芝
縦型電界効果トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願2000-240915 出願人：株式会社東芝

前のページに戻る