特許
J-GLOBAL ID：200903058533016263
拡張されたプレートラインを有する強誘電体メモリ素子及びその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-186422
公開番号（公開出願番号）：特開2003-051584
出願日： 2002年06月26日
公開日（公表日）： 2003年02月21日
要約：
【要約】【課題】 強誘電体メモリ素子及びその製造方法を提供する。【解決手段】この強誘電体メモリ素子は一つの拡張されたプレートラインがセルアレイ領域内で隣り合う少なくとも二つの行上に配列された強誘電体キャパシタと直接的に接続される。一方、隣り合う少なくとも二つの行上に配列された強誘電体キャパシタは、一つの共通上部電極を共有することもできる。この場合、前記共通上部電極は前記拡張されたプレートラインと直接的に接触する。ここで、前記プレートラインは局部プレートライン及び主プレートラインで構成される。
請求項（抜粋）：
半導体基板上に形成された下部層間絶縁膜と、前記下部層間絶縁膜上に行方向及び列方向に沿って2次元的に配列された複数の強誘電体キャパシタと、前記複数の強誘電体キャパシタを有する半導体基板の全面に積層された上部層間絶縁膜と、前記上部層間絶縁膜内に前記行方向と平行に配置された複数のプレートラインとを含み、前記プレートラインの各々は隣り合う少なくとも二つの行上に配列された強誘電体キャパシタの上部面と直接的に接触することを特徴とする強誘電体メモリ素子。
Fターム (24件)：
5F083AD21
, 5F083AD48
, 5F083AD49
, 5F083FR02
, 5F083GA06
, 5F083GA09
, 5F083JA15
, 5F083JA36
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA43
, 5F083KA03
, 5F083LA12
, 5F083LA16
, 5F083LA19
, 5F083LA21
, 5F083MA01
, 5F083MA06
, 5F083MA18
, 5F083MA19
, 5F083MA20
, 5F083PR39
, 5F083PR40
