特許
J-GLOBAL ID：200903058791702937

液晶表示装置

発明者：
綱 島 貴 徳

綱 島 貴 徳 について

, 
青 木 良 朗

青 木 良 朗 について

, 
佐 藤 肇

佐 藤 肇 について

, 
中 村 和 夫

中 村 和 夫 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-074137
公開番号（公開出願番号）：特開2000-267136
出願日： 1999年03月18日
公開日（公表日）： 2000年09月29日
要約：
【要約】【課題】 走査線駆動回路や映像信号線駆動回路に含まれるCMOSバッファの消費電力を低く抑制することのできる駆動回路内蔵アクティブマトリクス型の液晶表示装置を提供する。【解決手段】 走査線と、走査線に直交する映像信号線とにスイッチング素子が接続されたアクティブマトリクス型液晶表示素子を有し、走査線を介してスイッチング素子に走査パルスを印加する走査線駆動回路及び映像信号線に映像信号を印加する映像信号線駆動回路のうちの少なくとも一方が、N型薄膜トランジスタとP型薄膜トランジスタとを同一基板上に形成した1段のCMOSバッファ、もしくは多段に接続した複数のCMOSバッファで構成されたディジタル回路を含むとき、CMOSバッファを構成するN型薄膜トランジスタ及びP型薄膜トランジスタのうち、回路動作中にオフ状態となっている時間の長い一方のトランジスタのゲート長を他方のトランジスタのゲート長より長く形成したことを特徴とする。
請求項（抜粋）：
複数本の走査線と、前記走査線に直交する複数本の映像信号線とにスイッチング素子が接続されたアクティブマトリクス型液晶表示素子を有し、前記走査線を介して前記スイッチング素子に走査パルスを印加する走査線駆動回路及び前記映像信号線に映像信号を印加する映像信号線駆動回路のうちの少なくとも一方が、N型薄膜トランジスタとP型薄膜トランジスタとを同一基板上に形成した1段のCMOSバッファ、もしくは多段に接続した複数のCMOSバッファで構成されたディジタル回路を含む液晶表示装置において、前記CMOSバッファを構成するN型薄膜トランジスタ及びP型薄膜トランジスタのうち、回路動作中にオフ状態となっている時間の長い一方のトランジスタのゲート長を他方のトランジスタのゲート長より長く形成した、ことを特徴とする液晶表示装置。
IPC (4件)：
G02F 1/136 500 ,  G02F 1/1345 ,  H01L 29/786 ,  H01L 21/336
FI (3件)：
G02F 1/136 500 ,  G02F 1/1345 ,  H01L 29/78 612 Z
Fターム (38件)：
2H092GA59 ,  2H092JA25 ,  2H092JA29 ,  2H092JA38 ,  2H092JA42 ,  2H092JA44 ,  2H092JA46 ,  2H092JB13 ,  2H092JB23 ,  2H092JB32 ,  2H092JB33 ,  2H092JB38 ,  2H092KA04 ,  2H092KA07 ,  2H092MA08 ,  2H092MA18 ,  2H092MA27 ,  2H092MA28 ,  2H092MA35 ,  2H092MA37 ,  2H092MA41 ,  2H092NA22 ,  2H092NA24 ,  2H092NA25 ,  2H092NA26 ,  2H092PA06 ,  5F110AA06 ,  5F110AA09 ,  5F110BB01 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110GG02 ,  5F110GG13 ,  5F110GG14 ,  5F110GG28 ,  5F110GG29 ,  5F110NN02
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM