特許
J-GLOBAL ID：200903058794474277
半導体装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-280588
公開番号（公開出願番号）：特開平10-321854
出願日： 1997年10月14日
公開日（公表日）： 1998年12月04日
要約：
【要約】【課題】SiCを主構成材料としたMOSトランジスタのMOS界面における表面散乱によるオン抵抗の増大を防止すること。【解決手段】6H-SiCからなるp型SiC層1上に、それよりも伝導帯の底から真空準位までのエネルギー差が小さい4H-SiCからなる第2のp型SiC層2が積層された積層半導体膜上に、ゲート絶縁膜3を介してゲート電極4を設けた絶縁ゲート構造を用いる。
請求項（抜粋）：
第1導電型の第1の半導体層と、前記第1の半導体層の表面上に形成され、それ自体の伝導帯の底から真空準位までのエネルギー差が前記第1の半導体層のそれより小さい第1導電型の第2の半導体層と、前記第2の半導体層上にゲート絶縁膜を介して配設されたゲート電極と、前記ゲート電極下にチャネル領域を形成するように、少なくとも前記第1の半導体層に接し、前記第1の半導体層の前記表面内で互いに対向するように設けられた1対の第2導電型の第3の半導体層と、を具備することを特徴とする半導体装置。
IPC (3件)：
H01L 29/78
, H01L 21/336
, H01L 21/205
H01L 29/78 301 B
, H01L 21/205
, H01L 29/78 652 C
, H01L 29/78 652 T
, H01L 29/78 653 C
, H01L 29/78 658 E
