特許
J-GLOBAL ID:200903058816502199

半導体装置並びにそれを用いた電力変換器

発明者:
出願人/特許権者:
代理人 (1件): 小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平11-053605
公開番号(公開出願番号):特開2000-252456
出願日: 1999年03月02日
公開日(公表日): 2000年09月14日
要約:
【要約】【課題】オン特性への影響をほとんど与えることなく、ターミネーション表面の電界強度を低減させる。【解決手段】ドリフト層をn層とn- 層から成る2層構造とし、ターミネーション領域を上記n- 層の表面に形成する。n- 層とn層の不純物濃度比として1:2より小さくし、ソースn+ 層の厚みよりn- 層を薄くする。【効果】高温動作においても信頼性を確保することができる。
請求項(抜粋):
一対の主表面を有し、低不純物濃度の第一導電型の基体と、前記基体の第一主表面に形成された第一もしくは第二導電型を有しかつ基体より低抵抗の第一層と、前記第一層の表面に形成された第一電極と、前記基体の第二主表面に形成されかつ基体と異なる導電型の第二領域と、前記第二領域に形成された第二電極から少なくとも構成されており、かつ前記第二領域の周辺を取り囲むターミネーション領域から成る半導体装置において、前記基体は装置に印加可能な最大電圧を達成するように設定された不純物濃度から成る第三層と、前記第三層と同一の導電型を有し、かつ第三層より高抵抗である第四層とから成り、さらにかつ上記ターミネーション領域が上記第四層の表面に形成されていることを特徴とする半導体装置。
IPC (5件):
H01L 29/06 ,  H01L 29/872 ,  H01L 29/78 ,  H01L 29/80 ,  H01L 29/861
FI (7件):
H01L 29/06 ,  H01L 29/48 F ,  H01L 29/78 652 P ,  H01L 29/78 652 J ,  H01L 29/78 653 A ,  H01L 29/80 V ,  H01L 29/91 D
Fターム (16件):
4M104AA10 ,  4M104CC01 ,  4M104CC03 ,  4M104FF10 ,  4M104GG09 ,  4M104GG11 ,  4M104GG12 ,  5F102FA01 ,  5F102GA14 ,  5F102GB04 ,  5F102GC07 ,  5F102GC08 ,  5F102GD01 ,  5F102GD04 ,  5F102GD10 ,  5F102GJ02
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る