特許
J-GLOBAL ID：200903058833884216

モノリシック集積回路装置及びその製造方法

発明者：
水谷 浩

水谷 浩 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平11-355113
公開番号（公開出願番号）：特開2001-177060
出願日： 1999年12月14日
公開日（公表日）： 2001年06月29日
要約：
【要約】【課題】 同一基板上にエピタキシャル層を再成長させることなく積層してトランジスタ及びダイオードを形成すると共に低周波雑音を低減し、且つ製造歩留まりを向上させることができるモノリシック集積回路装置及びその製造方法を提供する。【解決手段】 基板100のエピタキシャル層1表面には、ヘテロ接合を有するエピタキシャル層1HJFET22のゲート電極9が形成され、エピタキシャル層1上のn+GaAs層からなるコンタクト層2には、ゲート電極9を挟んでソース電極7及びドレイン電極8がコンタクト層2に埋め込まれて形成されている。そして、素子分離層10を介して、SBD21のカソード電極6が、コンタクト層2に埋め込まれて形成され、コンタクト層2上のカソード電極6に隣接した領域には、エッチングストッパ層3を介してn-GaAs層4が形成され、アノード電極5がn-GaAs層4に埋め込まれて形成されている。
請求項（抜粋）：
少なくとも1つ以上のトランジスタ及び少なくとも1つ以上のダイオードが同一基板上に形成されたモノリシック集積回路装置において、前記基板上に、第1の半導体層と、その上面の第1のエッチングストッパ層と、更にその上面の1種以上の半導体層からなる第2の半導体層と、がエピタキシャル成長により積層され、前記トランジスタ形成領域の前記第1の半導体層上の所定の領域上に前記トランジスタのオーミックコンタクトが形成され、前記基板の前記ダイオード形成領域の前記第1の半導体層上の所定の領域上に前記ダイオードのオーミックコンタクトが形成されていることを特徴とするモノリシック集積回路装置。
IPC (11件)：
H01L 27/04 ,  H01L 21/822 ,  H01L 21/76 ,  H01L 21/06 ,  H01L 21/8232 ,  H01L 21/8222 ,  H01L 27/06 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 27/095
FI (6件)：
H01L 27/04 A ,  H01L 21/76 L ,  H01L 27/06 F ,  H01L 27/06 101 U ,  H01L 29/80 H ,  H01L 29/80 E
Fターム (32件)：
5F032AA12 ,  5F032AA14 ,  5F032AA28 ,  5F032DA43 ,  5F038AV04 ,  5F038AV05 ,  5F038AV20 ,  5F038EZ02 ,  5F038EZ20 ,  5F082AA18 ,  5F082AA21 ,  5F082BA03 ,  5F082BC08 ,  5F082BC11 ,  5F082CA02 ,  5F082CA03 ,  5F082EA18 ,  5F102GA12 ,  5F102GA14 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GL04 ,  5F102GM06 ,  5F102GN05 ,  5F102GQ01 ,  5F102GR10 ,  5F102GS04 ,  5F102GV07 ,  5F102HC10 ,  5F102HC15
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM