特許
J-GLOBAL ID：200903059003493989
入力回路
出願人/特許権者：
三菱電機株式会社
三菱電機株式会社 について
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-286652
公開番号（公開出願番号）：特開平10-135818
出願日： 1996年10月29日
公開日（公表日）： 1998年05月22日
要約：
【要約】【課題】 3V/5Vトレラント入力バッファの消費電力を低減し、かつ信頼性を向上する。【解決手段】 トランジスタ15および16からなるCMOSインバータで、トランジスタ15中の貫通電流を低減するため、入力信号INをトランジスタ15のゲートに直接与え、内部電源電圧intVccをゲートに受けるトランジスタ17を介してトランジスタ16のゲートに与える。トランジスタ15のゲート・ドレイン間にゲート酸化膜を破壊する電圧がかからないように、接地電圧GNDをゲートに受けるトランジスタ18をトランジスタ15と直列に接続する。
請求項（抜粋）：
内部電源電圧または前記内部電源電圧よりも高い外部電源電圧と接地電圧との間で変化する入力信号を受け、前記内部電源電圧と前記接地電圧との間で変化する出力信号を供給する入力回路であって、前記入力信号を受ける入力ノード、前記出力信号を供給する出力ノード、前記入力ノードに直接的に接続されたゲートと、前記内部電源電圧を受けるソースと、前記出力ノードに接続されたドレインとを有する第1のPチャネルトランジスタ、前記出力ノードに接続されたドレインと、前記接地電圧を受けるソースとを有する第1のNチャネルトランジスタ、および前記内部電源電圧を受けるゲートと、前記入力ノードに接続されたドレインと、前記第1のNチャネルトランジスタのゲートに接続されたソースとを有する第2のNチャネルトランジスタを備える、入力回路。
IPC (4件)：
FI (4件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved