特許
J-GLOBAL ID：200903059020647400
演算セル
発明者：
出願人/特許権者：
代理人 (1件)：
上野 英夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-228721
公開番号（公開出願番号）：特開平10-111790
出願日： 1997年08月26日
公開日（公表日）： 1998年04月28日
要約：
【要約】【課題】 フィールド・プログラマブル・ロジック・デバイス内に用いる演算セルを改善し、アプリケーションにおいてその集積密度及び性能を大幅に向上させることができるようにする。【解決手段】 本発明による演算セル100は、マルチプレクサ(111、112)とそれを制御するステアリング論理回路(101〜107)を備える。ステアリング論理回路がアプリケーションに従ったコンフィギュレーション信号(CF_X)を受けて、マルチプレクサを制御して経路選択を行い、加算器109とフリップ・フロップ108を使って乗算器、累算器、及び加算器を構成する。これにより、汎用論理セルを使用することなしに、乗算器、累算器、及び加算器等を一つの密集したセルの中に効率的に実現させることができる。
請求項（抜粋）：
加算器と、第1のマルチプレクサと、第2のマルチプレクサと、乗算演算を実施するように構成可能なステアリング論理回路とを備えており、第1と第2のマルチプレクサが協同して、加算器へ入力される乗数のアクティブ・ビットについてテストを実施し、乗数のアクティブ・ビットが「1」の場合、加算器に入力される被乗数が部分積に加算され、その結果生じる部分積がシフトされることと、乗数のアクティブ・ビットが「0」の場合、生じる部分積は加算なしでシフトされることを特徴とする、プログラマブル・デバイス用の演算セル。
IPC (2件)：
FI (2件)：
G06F 7/00 A
, H03K 19/177
