特許
J-GLOBAL ID：200903059042031925
位相インターポレータ、タイミング信号発生回路、および、該タイミング信号発生回路が適用される半導体集積回路装置並びに半導体集積回路システム
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
石田 敬 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-135610
公開番号（公開出願番号）：特開平11-261408
出願日： 1998年05月18日
公開日（公表日）： 1999年09月24日
要約：
【要約】【課題】 多ビットの伝送においては、各ビットにおける最適な受信タイミングが異なるため、各ビット毎に、例えば、DLL回路を設ける必要があるが、そうすると回路規模が大きくなり過ぎるという課題がある。【解決手段】 入力された基準信号CKrと同一の周期或いは位相を有する内部信号CKinをフィードバック制御して生成する親回路1と、該親回路1からの内部信号CKinおよび制御信号CSを受け取って、前記基準信号CKrに対して所定のタイミングを有するタイミング信号TSを発生する子回路2とを備えるように構成する。
請求項（抜粋）：
入力された基準信号と同一の周期或いは位相を有する内部信号をフィードバック制御して生成する親回路と、該親回路からの内部信号および制御信号を受け取って、前記基準信号に対して所定のタイミングを有するタイミング信号を発生する子回路とを具備することを特徴とするタイミング信号発生回路。
IPC (2件)：
FI (2件)：
引用特許：
前のページに戻る
