特許
J-GLOBAL ID：200903059050128377
表示装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
蔦田 璋子 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-270887
公開番号（公開出願番号）：特開平9-171375
出願日： 1996年10月14日
公開日（公表日）： 1997年06月30日
要約：
【要約】【課題】 液晶パネルと、画像データと第1クロック信号とより信号線に供給する信号を生成する信号線ドライバー回路と、第2クロック信号から走査線に供給する信号を生成する走査線ドライバー回路と、基準クロック信号から前記第1クロック信号、前記第2クロック信号及び調整用クロック信号を生成するクロック信号生成回路と、前記画像データに対する前記クロック信号生成回路で生成される第1クロック信号の遅延時間を調整するために、前記クロック信号生成回路からの調整用クロック信号に基いて前記画像データを所定時間遅延させる遅延時間調整回路とよりなる表示装置において、第1クロック信号の位相と画像データの位相とを正確に合わせることができる表示装置を提供するものである。【解決手段】 遅延時間調整回路14に調整用クロック信号SCK を補正するPLL回路16と、信号線ドライバー回路24に供給する第1クロック信号CK1 を補正するPLL回路34とを設けた。
請求項（抜粋）：
複数本の信号線に電気的に接続される複数の表示画素を備えた表示パネルと、入力される基準クロック信号から第1クロック信号及び調整用クロック信号を生成するクロック信号生成手段と、入力される画像データの位相と前記第1クロック信号の位相との関係を前記調整用クロック信号に基づいて調整する位相調整手段とを含む制御回路と、少なくとも前記画像データと前記第1クロック信号とに基づいて前記信号線に画像信号を供給する信号線ドライバー回路と、を備えた表示装置において、前記クロック信号生成手段は、前記信号線ドライバー回路へ出力する前記第1クロック信号のデューティー比を約50%に補正するデューティー比調整回路を内蔵することを特徴とする表示装置。
IPC (4件)：
G09G 3/36
, G02F 1/133 520
, G02F 1/133 550
, H04N 5/66 102
G09G 3/36
, G02F 1/133 520
, G02F 1/133 550
, H04N 5/66 102 B
