特許
J-GLOBAL ID：200903059080359101
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
藤島 洋一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平9-035143
公開番号（公開出願番号）：特開平10-233371
出願日： 1997年02月19日
公開日（公表日）： 1998年09月02日
要約：
【要約】【課題】 電極部上に選択メタル技術を用いて形成する金属膜が成長過程および成長後においても半導体基板と接触して半導体基板を構成するシリコンと反応することがなく、安定した電極部を形成することができる半導体装置の製造方法を提供する。【解決手段】 スパッタリング法によりシリコン基板11の全面にコバルト(Co)膜20を形成する。コバルト膜20を形成したのち、例えば550°Cのランプアニールを30秒間施すことによりソース領域19a、ドレイン領域19bおよびゲート電極14aそれぞれの領域におけるシリコン(Si)とコバルト(Co)とを反応させる。これによりソース領域19a、ドレイン領域19bおよびゲート電極14aそれぞれの領域上にのみ低抵抗のコバルトシリサイド(CoSi2)膜21a,21b,21cが選択的に形成される。続いて、選択タングステンCVD技術によりコバルトシリサイド膜21a,21b,21c上にのみタングステン(W)膜22a,22b,22cを形成する。
請求項（抜粋）：
シリコン材料により形成された半導体基板の電極形成予定領域のみに自己整合的に高融点金属シリサイド膜を形成する工程と、前記高融点金属シリサイド膜上にのみ選択的に金属を成長させることにより金属膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/28 301
, H01L 21/3065
, H01L 29/78
H01L 21/28 301 S
, H01L 21/302 J
, H01L 29/78 301 X
