特許

J-GLOBAL ID：200903059301009402

酸化物半導体を用いた薄膜トランジスタの製造方法

発明者： 大村 秀之 ,  林 享
出願人/特許権者： キヤノン株式会社
代理人 (2件)： 山下 穣平 ,  永井 道雄
公報種別：公開公報
出願番号（国際出願番号）：特願2008-139532
公開番号（公開出願番号）：特開2009-010362
出願日： 2008年05月28日
公開日（公表日）： 2009年01月15日
要約：

【課題】酸化物半導体を用いたボトムゲート型薄膜トランジスタにおいて、ソース電極、ドレイン電極と酸化物半導体層のオーミックコンタクトが良好な薄膜トランジスタを製造する方法を提供する。【解決手段】基板1上に、ゲート電極2、ゲート絶縁膜3、酸化物半導体層4、第1の絶縁膜5、ソース電極7、ドレイン電極8、第2の絶縁膜9を少なくとも有する薄膜トランジスタの製造方法において、酸化物半導体層4の上に第1の絶縁膜5を酸化性ガスが含まれない雰囲気で形成することで、酸化物半導体層4が低抵抗化されたコンタクト領域6とする工程と、酸化物半導体層4のチャネル領域を含む面の上に第2の絶縁膜9を酸化性ガスが含まれる雰囲気で形成することで、チャネル領域を高抵抗化する工程とを実施する。【選択図】図1

請求項（抜粋）：

基板上に、ゲート電極と、ゲート絶縁膜と、酸化物半導体層と、第1の絶縁膜と、ソース電極と、ドレイン電極と、第2の絶縁膜と、を少なくとも有する薄膜トランジスタの製造方法であって、 基板上に、ゲート電極を形成する工程と、 前記ゲート電極の上にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜の上にアモルファス酸化物からなる半導体層を形成する工程と、 前記ゲート絶縁膜をパターニングする工程と、 前記酸化物半導体層をパターニングする工程と、 前記酸化物半導体層の上に第1の絶縁膜を酸化性ガスが含まれない雰囲気で形成することで、該酸化物半導体層を低抵抗化する工程と、 前記第1の絶縁膜をパターニングし、ソース電極およびドレイン電極と前記酸化物半導体層とのコンタクトホールを形成する工程と、 前記コンタクトホールを介して前記酸化物半導体層にソース電極層およびドレイン電極層を形成する工程と、 パターニングによってソース電極およびドレイン電極を形成し、かつ前記第1の絶縁膜を露出させる工程と、 露出した前記第1の絶縁膜をパターニングし、前記酸化物半導体層のチャネル領域を露出させる工程と、 前記酸化物半導体層のチャネル領域を含む面の上に第2の絶縁膜を酸化性ガスが含まれる雰囲気で形成することで、該チャネル領域を高抵抗化する工程と、 を含むことを特徴とする薄膜トランジスタの製造方法。

IPC (7件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 21/283 ,  H01L 21/28 ,  H01L 21/316 ,  H01L 51/50 ,  G02F 1/136

FI (9件)：

H01L29/78 618B ,  H01L29/78 616V ,  H01L29/78 619A ,  H01L29/78 616K ,  H01L21/283 B ,  H01L21/28 301B ,  H01L21/316 Y ,  H05B33/14 A ,  G02F1/1368

Fターム (95件)：

2H092JA26 ,  2H092JA33 ,  2H092JA34 ,  2H092JA44 ,  2H092JA46 ,  2H092JA47 ,  2H092JB56 ,  2H092KA05 ,  2H092KA08 ,  2H092KA12 ,  2H092KA18 ,  2H092MA05 ,  2H092MA15 ,  2H092MA18 ,  2H092MA19 ,  2H092MA37 ,  2H092NA22 ,  2H092NA28 ,  3K107AA01 ,  3K107BB01 ,  3K107EE03 ,  4M104AA01 ,  4M104AA03 ,  4M104AA06 ,  4M104AA08 ,  4M104AA09 ,  4M104AA10 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB13 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB21 ,  4M104BB25 ,  4M104BB26 ,  4M104BB27 ,  4M104BB28 ,  4M104BB36 ,  4M104CC01 ,  4M104DD08 ,  4M104DD16 ,  4M104EE05 ,  4M104EE06 ,  4M104EE16 ,  4M104FF13 ,  4M104FF21 ,  4M104GG09 ,  4M104HH15 ,  5F058BC02 ,  5F058BD04 ,  5F058BF12 ,  5F058BF14 ,  5F058BJ02 ,  5F110AA03 ,  5F110AA06 ,  5F110AA17 ,  5F110BB01 ,  5F110BB20 ,  5F110CC01 ,  5F110CC07 ,  5F110DD01 ,  5F110EE02 ,  5F110EE04 ,  5F110EE15 ,  5F110EE44 ,  5F110FF02 ,  5F110FF28 ,  5F110GG04 ,  5F110GG06 ,  5F110GG15 ,  5F110GG25 ,  5F110GG43 ,  5F110HK03 ,  5F110HK04 ,  5F110HK22 ,  5F110HK32 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL05 ,  5F110HL06 ,  5F110HL07 ,  5F110NN03 ,  5F110NN04 ,  5F110NN05 ,  5F110NN23 ,  5F110NN28 ,  5F110NN34 ,  5F110NN71 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ14

引用特許：

出願人引用 (1件)

• 薄膜トランジスタおよびその製造方法
  公報種別：公開公報   出願番号：特願2004-378476   出願人：カシオ計算機株式会社

審査官引用 (2件)

• 半導体装置およびその製造方法ならびに電子デバイス
  公報種別：公開公報   出願番号：特願2004-079273   出願人：シャープ株式会社, 大野英男, 川崎雅司
• 半導体素子及びその製造方法
  公報種別：公開公報   出願番号：特願2001-223042   出願人：ミノルタ株式会社