特許
J-GLOBAL ID：200903059301762933

整流器

発明者：
羽田 正二

羽田 正二 について


出願人/特許権者：
株式会社エヌ・ティ・ティ・データ

株式会社エヌ・ティ・ティ・データ について


代理人 (1件)： 木村 満
公報種別：公開公報
出願番号（国際出願番号）：特願平11-147375
公開番号（公開出願番号）：特開2000-340575
出願日： 1999年05月27日
公開日（公表日）： 2000年12月08日
要約：
【要約】【課題】 簡易な構成で、低損失で交流を整流することができる整流器を提供することである。【解決手段】 p型半導体からなるベースBとサブエミッタSは、互いに接しないようにして、n型半導体からなるコレクタCに接合されている。n型半導体からなるエミッタEは、ベースBに接合されている。ベースB-エミッタE間には抵抗器Rが接続され、サブエミッタSにはバイアス用電源VBの正極が接続され、エミッタEには負極が接続される。コレクタCとエミッタEが実質的に同電位となったとき、ベースB-サブエミッタS間が導通して抵抗器Rに電圧降下が生じるが、コレクタC-エミッタE間は導通しない。コレクタCを基準としたエミッタEの電圧が更に低下すると、コレクタC-エミッタE間が導通する。
請求項（抜粋）：
第1導電型の第1の半導体層と、前記第1の半導体層に接合された、第2導電型の第2の半導体層と、前記第2の半導体層に接しないようにして前記第1の半導体層に接合された、第2導電型の第3の半導体層と、前記第2の半導体層に接合された第1導電型の第4の半導体層と、を備え、前記第1、第2及び第4の半導体層が、前記第1、第2及び第4の半導体層をそれぞれコレクタ、ベース及びエミッタとする第1のバイポーラトランジスタとして機能し、前記第1、第2及び第3の半導体層が、前記第1、第2及び第3の半導体層をそれぞれベース、コレクタ及びエミッタとする第2のバイポーラトランジスタとして機能するトランジスタと、前記第2及び第4の半導体層の間に接続されたインピーダンス源と、前記第1及び第4の半導体層が実質的に同電位となったとき、前記第2のバイポーラトランジスタのコレクタ及びエミッタと前記インピーダンス源とを含む電流路に電流が流れるようにし、且つ、前記第1の半導体層の電位を基準とした前記第4の半導体層の電圧が所定の条件を満たすようになったとき、前記第1のバイポーラトランジスタのエミッタ及びコレクタを含む電流路がオンするような電圧が前記インピーダンス源の両端間に発生するように、前記第1、第2及び第3の半導体層の電位を決定するバイアス用電圧源と、を有することを特徴とする整流器。
IPC (3件)：
H01L 21/331 ,  H01L 29/73 ,  H03K 17/56
FI (2件)：
H01L 29/72 ,  H03K 17/56 Z
Fターム (24件)：
5F003AP00 ,  5F003BE01 ,  5F003BF02 ,  5F003BF03 ,  5F003BG03 ,  5F003BJ01 ,  5F003BJ99 ,  5F003BN01 ,  5F003BN02 ,  5F003BP01 ,  5F003BP08 ,  5F003BZ05 ,  5J055AX12 ,  5J055AX44 ,  5J055AX53 ,  5J055BX16 ,  5J055CX07 ,  5J055DX04 ,  5J055DX52 ,  5J055EY01 ,  5J055EZ15 ,  5J055EZ51 ,  5J055GX01 ,  5J055GX07
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM