特許

J-GLOBAL ID：200903059322912471

セラミック回路板の製造方法

発明者： 瀬川 茂俊 ,  越智 博
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 松本 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平11-108415
公開番号（公開出願番号）：特開2000-299560
出願日： 1999年04月15日
公開日（公表日）： 2000年10月24日
要約：

【要約】【課題】 ビア孔の個所で、ビア孔内部の導体と表面回路との導通性を良好にし、ビア孔周辺での表面回路の不良を防止する。【解決手段】 セラミック基板10と、セラミック基板10に穿たれ導体材料20が充填されたビア孔12と、セラミック基板10の表面に配置され導体充填ビア孔に導通する表面回路44とを有するセラミック回路板を製造する方法であり、以下の工程を含む。セラミック基板10の導体20充填ビア孔12を覆って低粘度導体ペースト42を塗工する工程。低粘度導体ペースト42の上に、表面回路となる導体ペースト44を印刷して表面回路を形成する工程。

請求項（抜粋）：

セラミック基板と、セラミック基板に穿たれ導体材料が充填されたビア孔と、セラミック基板の表面に配置され導体充填ビア孔に導通する表面回路とを有するセラミック回路板を製造する方法であって、前記基板の導体充填ビア孔を覆って低粘度導体ペーストを塗工する工程と、前記低粘度導体ペーストの上に、前記表面回路となる導体ペーストを印刷して表面回路を形成する工程とを含むセラミック回路板の製造方法。

IPC (3件)：

H05K 3/40 ,  H05K 1/09 ,  H05K 3/46

FI (4件)：

H05K 3/40 K ,  H05K 1/09 A ,  H05K 3/46 N ,  H05K 3/46 H

Fターム (32件)：

4E351AA07 ,  4E351BB01 ,  4E351BB31 ,  4E351BB35 ,  4E351BB49 ,  4E351CC12 ,  4E351CC13 ,  4E351CC22 ,  4E351DD05 ,  4E351DD20 ,  4E351EE03 ,  4E351GG16 ,  5E317BB14 ,  5E317BB19 ,  5E317CC22 ,  5E317CC25 ,  5E317CC51 ,  5E317CD21 ,  5E317GG01 ,  5E346AA12 ,  5E346AA15 ,  5E346AA35 ,  5E346AA43 ,  5E346BB01 ,  5E346BB16 ,  5E346CC17 ,  5E346CC18 ,  5E346CC31 ,  5E346DD34 ,  5E346EE24 ,  5E346FF18 ,  5E346GG06

引用特許：

審査官引用 (2件)

• スルーホール基板及びその製法
  公報種別：公開公報   出願番号：特願平8-067910   出願人：双信電機株式会社
• セラミック回路基板およびその製造方法
  公報種別：公開公報   出願番号：特願平8-066197   出願人：株式会社住友金属エレクトロデバイス