特許
J-GLOBAL ID：200903059431297981
半導体記憶装置及びデコード回路
発明者：
出願人/特許権者：
代理人 (1件)：
丸山 隆夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-250146
公開番号（公開出願番号）：特開平10-097789
出願日： 1996年09月20日
公開日（公表日）： 1998年04月14日
要約：
【要約】【課題】Xデコーダの面積の増大を防止することができ、且つ動作速度を維持しながら複数のバンク構成を可能とする。【解決手段】ワード線選択信号で第1バンク領域のワード線をハイレベルにした後は、第1バンク選択手段5をオフにしてワード線選択手段7を第1バンク領域のワード線から切り離し、第2バンク選択手段5をオンにしてワード線選択手段7を第2バンク領域のワード線の選択に用いることにより、第1バンク領域と第2バンク領域とで1つのワード線選択手段7を共通に用いる。
請求項（抜粋）：
ワード線を選択するワード線選択手段と、前記ワード線選択手段から出力されたワード線選択信号をラッチし、前記ワード線をハイレベルに維持するラッチ手段と、前記ラッチ手段によるワード線選択信号のラッチを解除し、前記ワード線をロウレベルとするリセット手段とを備えることを特徴とするデコード回路。
IPC (2件)：
FI (2件)：
G11C 11/34 301 E
, G11C 11/34 354 B
