特許
J-GLOBAL ID：200903059502707329

多重系電子計算機

発明者：
岸波 友紀

岸波 友紀 について

, 
尾崎 亮介

尾崎 亮介 について


出願人/特許権者：
大同信号株式会社

大同信号株式会社 について


代理人 (1件)： 佐藤 香
公報種別：公開公報
出願番号（国際出願番号）：特願2005-158861
公開番号（公開出願番号）：特開2006-338094
出願日： 2005年05月31日
公開日（公表日）： 2006年12月14日
要約：
【課題】フェールセーフコンピュータの実現に実績を持つ照合回路の使用は踏襲しつつも、照合回路とバスラインとの結合状態を改めることにより、プロセッサを高速動作させうる多重系電子計算機を実現する。【解決手段】A系,B系毎にプロセッサ10とメインメモリ13を有し同じプログラムを搭載した複数系のコンピュータと、データDa,Dbを比較して不一致検出時に出力を停止する照合回路20と、コンピュータ毎に設けられ該当系のプロセッサ10から該当系のバスライン11を介して固有タイミングで転送されたデータの書き込みを受けるデュアルポートメモリ31を複数系と、照合回路20の入力タイミングと共通するタイミングでデュアルポートメモリ31A,31Bそれぞれからデータを読み出してデータDa,Dbとする読出制御回路32とを具える。【選択図】 図1
請求項（抜粋）：
各系毎にプロセッサとメインメモリを有し同じプログラムを搭載した複数系のコンピュータと、複数系のデータを比較して不一致検出時に出力を停止する照合回路とを備えた多重系電子計算機において、前記コンピュータ毎に設けられ該当系のプロセッサから該当系のバスラインを介して固有タイミングで転送されたデータの書き込みを受けるデュアルポートメモリを複数系と、前記照合回路の入力タイミングと共通するタイミングで前記デュアルポートメモリそれぞれからデータを読み出して前記照合回路にその入力対象の複数系のデータとして送出する読出制御回路とを具えたことを特徴とする多重系電子計算機。
IPC (1件)：
G06F 11/18
FI (1件)：
G06F11/18 310C
Fターム (5件)：
5B034AA02 ,  5B034CC01 ,  5B034DD01 ,  5H161AA01 ,  5H161JJ13
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM