特許
J-GLOBAL ID：200903059564091120

半導体デバイス製造方法および装置

発明者：
中村 隆

中村 隆 について


出願人/特許権者：
インターナショナル・ビジネス・マシーンズ・コーポレーション

インターナショナル・ビジネス・マシーンズ・コーポレーション について


代理人 (1件)： 坂口 博 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-398281
公開番号（公開出願番号）：特開2002-217281
出願日： 2000年12月27日
公開日（公表日）： 2002年08月02日
要約：
【要約】【課題】半導体デバイス製造方法において、半導体デバイスCVD膜形成方法に関し、特には,素子分離のための、トレンチアイソレーションにおいて、均一で、ボイドのないCVD膜を形成する方法および装置を提供する。【解決手段】半導体基盤上に、絶縁膜を形成した半導体基板を準備する第1の工程と、素子分離領域となる領域の絶縁膜、および半導体基盤をエッチングすることにより、半導体基板内にトレンチを形成する第2の工程、該半導体基板を設置した系内に原料ガスを導入しCVD膜を形成するCVD法により、該トレンチ内をCVD膜で埋め込む第3工程を含む半導体デバイス製造方法であって、該第3工程が、トレンチを含む半導体基板の表面全面にCVD膜を断続的に形成してボイドのない信頼性の高い半導体デバイスを製造する方法、および装置を提供することができる。
請求項（抜粋）：
半導体基盤上に、絶縁膜を形成した半導体基板を準備する第1の工程と、素子分離領域となる領域の該絶縁膜、および半導体基盤をエッチングすることにより、半導体基板内にトレンチを形成する第2の工程、該半導体基板を設置した系内に原料ガスを導入して膜形成するCVD法により、該トレンチ内をCVD膜で埋め込む第3工程を含む半導体デバイス製造方法であって、該第3工程が、該トレンチを含む半導体基板の表面全面に該CVD膜を断続的に形成する工程である、半導体デバイス製造方法。
IPC (3件)：
H01L 21/76 ,  H01L 21/205 ,  H01L 21/31
FI (3件)：
H01L 21/205 ,  H01L 21/31 B ,  H01L 21/76 L
Fターム (37件)：
5F032AA34 ,  5F032AA45 ,  5F032AA46 ,  5F032AA47 ,  5F032AA69 ,  5F032AA70 ,  5F032CA10 ,  5F032CA17 ,  5F032DA02 ,  5F032DA03 ,  5F032DA53 ,  5F045AA06 ,  5F045AB03 ,  5F045AB32 ,  5F045AB33 ,  5F045AC01 ,  5F045AC03 ,  5F045AC05 ,  5F045AC12 ,  5F045AC15 ,  5F045AD06 ,  5F045AD07 ,  5F045AD09 ,  5F045AD10 ,  5F045AD11 ,  5F045AE15 ,  5F045AE17 ,  5F045AE19 ,  5F045AE21 ,  5F045AF03 ,  5F045AF04 ,  5F045BB19 ,  5F045DP20 ,  5F045DQ06 ,  5F045EE04 ,  5F045GB06 ,  5F045HA03
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM