特許

J-GLOBAL ID：200903059782371851

クロック抽出回路

発明者： 加沢 徹 ,  高橋 靖 ,  赤沢 幸雄 ,  石原 昇 ,  中村 誠
出願人/特許権者： 株式会社日立製作所 ,  日本電信電話株式会社
代理人 (1件)： 沼形 義彰 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-015198
公開番号（公開出願番号）：特開平10-215241
出願日： 1997年01月29日
公開日（公表日）： 1998年08月11日
要約：

【要約】【課題】 バースト信号からクロックを抽出する回路を素子数の少ない回路で実現する。【解決手段】 クロック抽出回路を、多相クロック生成部1と、セレクタ2と、位相比較回路3と、時間/電圧変換回路4と、ピーク保持回路5と、A/D変換回路6と、リセットパルス供給回路7と、ホールド回路8とから構成し、クロック生成回路1は外部から供給されるクロックを基準クロックとして周波数が等しく位相が異なる複数個のクロックを生成し、時間/電圧変換回路4が位相比較器3からのバースト信号の位相と基準クロックの位相差に等しいパルス幅のパルス信号を電圧に変換し、ピーク保持回路5で該電圧のピーク値を保持し、A/Dコンバータ6でピーク値を量子化し、ホールド回路8でバースト信号が続く間量子化された信号を保持してセレクタ2を制御し、バースト信号の位相に最も近いクロックを選択出力する。

請求項（抜粋）：

受信信号をリタイミングするためのタイミングクロックを抽出するクロック抽出回路において、上記受信信号の伝送周波数に等しく互いに位相が異なる複数のクロックを生成する手段と、上記受信信号と上記複数のクロックの1つとの位相差を検出して上記位相差に比例した電圧を発生させる位相比較手段と、上記位相比較手段の出力電圧に基づいて上記複数のクロックから1つを選択出力するセレクターを備えたことを特徴とするクロック抽出回路。

IPC (3件)：

H04L 7/02 ,  H03L 7/087 ,  H04L 25/40

FI (3件)：

H04L 7/02 Z ,  H04L 25/40 C ,  H03L 7/08 P

引用特許：

審査官引用 (4件)

• 特開平1-296734
  
• PLL回路
  公報種別：公開公報   出願番号：特願平7-167028   出願人：キヤノン株式会社
• 位相同期回路
  公報種別：公開公報   出願番号：特願平6-013757   出願人：日本電信電話株式会社
• 特開平4-051624