特許
J-GLOBAL ID：200903059855281465
半導体装置の層間絶縁膜形成方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
八田 幹雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-058062
公開番号（公開出願番号）：特開平9-330982
出願日： 1997年03月12日
公開日（公表日）： 1997年12月22日
要約：
【要約】【課題】 半導体装置の層間絶縁膜形成方法を提供する。【解決手段】 所定のパターンが形成された半導体基板の全面にヒドロゲンシルセスキオキサン物質を用いるSOG層を形成し、前記SOG層を400〜750°Cの温度でベーキング処理して、前記ベーキング処理されたSOG層の上にプラズマ励起CVD方式により吸湿防止層を形成した後、550〜750°Cの温度でアニーリングする。本発明によれば、吸湿防止層によりSOG層の吸湿性を顕著に減少させ得る。
請求項（抜粋）：
所定のパターンが形成された半導体基板の全面にSOG層を形成する段階と、前記SOG層を400〜750°Cの温度でベーキング処理する段階と、前記ベーキング処理されたSOG層の上に吸湿防止層を形成する段階と、前記吸湿防止層が形成された結果物を550〜750°Cの温度でアニーリングする段階とを含むことを特徴とする半導体装置の層間絶縁膜形成方法。
IPC (2件)：
H01L 21/768
, H01L 21/316
H01L 21/90 S
, H01L 21/316 G
