特許
J-GLOBAL ID:200903059857170601

不揮発性半導体メモリ及び不揮発性半導体メモリのレベルシフタ制御方法

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 強
公報種別:公開公報
出願番号(国際出願番号):特願2001-319314
公開番号(公開出願番号):特開2003-123494
出願日: 2001年10月17日
公開日(公表日): 2003年04月25日
要約:
【要約】【課題】 昇圧回路の出力電圧レベルの低下を極力小さくすることができる不揮発性半導体メモリを提供する。【解決手段】 シリアルEEPROM21のカラム側デコーダ25にインバータ27,28を備えて、メモリセル22に対してデータの一括書込み/消去を行う場合に、レベルシフタ8A〜8Hに一括消去/書込み信号INを出力するタイミングを夫々変化させる。
請求項(抜粋):
半導体により不揮発性の記憶手段として構成される複数のメモリセルと、外部より付与されるアドレス信号に基づいて前記複数のメモリセルに対してデータの書込み,消去または読出しを行うためのロー側デコーダ及びカラム側デコーダと、前記複数のメモリセルに対してデータの書込み及び/又はデータの消去を行う場合に前記ロー側デコーダ及びカラム側デコーダを介して印加する電源電圧を昇圧生成する昇圧回路と、前記ロー側デコーダ及びカラム側デコーダに内蔵され、前記デコーダ内部で生成されたレベル切換え信号に応じて前記昇圧回路により昇圧された電源電圧とグランド電位とをメモリセルに選択的に印加するための複数のレベルシフタとを備えてなる不揮発性半導体メモリにおいて、前記ロー側デコーダ及びカラム側デコーダの少なくとも一方に、前記複数のメモリセルに対してデータの一括書込み及び/又は一括消去を行う場合に前記複数のレベルシフタにレベル切換え信号を出力するタイミングを変化させる出力タイミング変化手段を、少なくとも一部について備えたことを特徴とする不揮発性半導体メモリ。
FI (3件):
G11C 17/00 633 D ,  G11C 17/00 633 E ,  G11C 17/00 634 F
Fターム (12件):
5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD02 ,  5B025AD03 ,  5B025AD04 ,  5B025AD08 ,  5B025AD09 ,  5B025AD10 ,  5B025AD15 ,  5B025AE00 ,  5B025AE08
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る