特許
J-GLOBAL ID：200903087480477751

フラッシュメモリの検査方法

発明者：
大沢 雅典

大沢 雅典 について

, 
金武 法一

金武 法一 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 伊藤 洋二
公報種別：公開公報
出願番号（国際出願番号）：特願平9-008935
公開番号（公開出願番号）：特開平10-208499
出願日： 1997年01月21日
公開日（公表日）： 1998年08月07日
要約：
【要約】【課題】 フラッシュメモリにおいて消去後のVt分布幅が仕様を満たしているか検査できるようにする。【解決手段】 テスタ10を用いてフラッシュメモリ20の消去検査を行う場合、テスタ10からの切換信号により作動するスイッチ回路28を設け、Vt分布幅検査時と消去ベリファイ時とで、メモリセルに供給する電圧Vev1 を異なるようにする。すなわち、Vt分布幅検査時には、テスタ10から電源電圧Vcc(=5V)をメモリセルに供給してVt分布幅を検査し、この検査後にベリファイ電圧発生回路27からベリファイ電圧Vev0 をメモリセルに供給して消去ベリファイを行う。
請求項（抜粋）：
フラッシュメモリ(20)の一括消去を消去ベリファイ電圧(Vev0 )を用いてベリファイするフラッシュメモリの検査方法において、前記消去ベリファイ電圧(Vev0 )よりも高い電圧を用いて消去を行い、この消去後にメモリセルのしきい値電圧(Vt)分布幅を検査することを特徴とするフラッシュメモリの検査方法。
IPC (8件)：
G11C 29/00 673 ,  G11C 16/02 ,  H01L 21/66 ,  H01L 27/115 ,  H01L 27/10 491 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (6件)：
G11C 29/00 673 V ,  H01L 21/66 W ,  H01L 27/10 491 ,  G11C 17/00 612 B ,  H01L 27/10 434 ,  H01L 29/78 371
引用特許：
審査官引用 (3件)
  • 不揮発性半導体記憶装置
    公報種別：公開公報   出願番号：特願平5-070291   出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平4-249957   出願人：富士通株式会社
  • 特開平4-162296

前のページに戻る

TOP

BOTTOM