特許
J-GLOBAL ID:200903059892900612

配線の形成方法及び半導体素子の形成方法

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-278546
公開番号(公開出願番号):特開平9-120964
出願日: 1995年10月26日
公開日(公表日): 1997年05月06日
要約:
【要約】【課題】 フォトリソグラフィーの解像限界を超えたピッチ幅を有する微細配線層の形成方法を提供する。【解決手段】 シリコン基板1上に第1層間絶縁膜10を堆積し、さらにその上に第1金属膜からなる第1層目金属配線13を形成する。第1層目金属配線13の各残存部の間には、所定値Tよりも小さい間隙Wg1を有する第1間隙部Rgp1と、所定値Tよりも大きい間隙Wg2を有する第2間隙部Rgp2 とが形成されている。基板の全面上に、1/2Tよりも薄い第2層間絶縁膜20を堆積すると、第1間隙部Rgp1 は第2層間絶縁膜20によって埋め込まれ、第2間隙部Rgp2 の上方には溝部Rcsが形成される。その後、平坦化を行うことなく第2金属膜Fmet2を堆積し、全面エッチバックして溝部に第2層目金属配線21を残す。この各配線13,21の間隔はリソグラフィーの解像限界よりも微細となる。
請求項(抜粋):
半導体基板の上に、第1の導電性膜で構成され間隙部を挟んで対峙する複数の第1の導電性配線を、上記間隙部のうちの少なくとも1つが所定値Tよりも広くなるように形成する工程と、上記第1の導電性配線及び間隙部の上に絶縁膜を堆積し、上記所定値Tよりも広い間隙部の上方に絶縁膜の溝部を形成する工程と、上記絶縁膜を平坦化することなく、絶縁膜の上に第2の導電性膜を堆積する工程と、上記第2の導電性膜を少なくとも上記絶縁膜の表面が露出する位置まで除去し、上記絶縁膜の溝部に上記第2の導電性膜を残存させてなる第2の導電性配線を形成する工程とを備えていることを特徴とする配線の形成方法。
IPC (3件):
H01L 21/3205 ,  H01L 21/3065 ,  H01L 21/768
FI (4件):
H01L 21/88 J ,  H01L 21/302 J ,  H01L 21/88 P ,  H01L 21/90 A
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る