特許
J-GLOBAL ID：200903059932054205
メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
萩野 平 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-106723
公開番号（公開出願番号）：特開平8-006855
出願日： 1995年04月28日
公開日（公表日）： 1996年01月12日
要約：
【要約】【目的】 キャッシュ・コヒーレンシ・チェックを直接主メモリ・コントローラによって行うことができるメモリを提供する。【構成】 プロセッサ・モジュール20,22,24のキャッシュ・メモリ50,52,54に必要とするデータが格納されていない場合に、プロセッサ・モジュール20,22,24から主メモリ・コントローラ14,16にトランザクションを送り、主メモリ・コントローラ14,16から対応するデータをプロセッサ・モジュール20,22,24のキャッシュ・メモリ50,52,54に格納し、キャッシュ・メモリ50,52,54の1つに格納されたデータ・ラインに対応し、キャッシュ・タグ・アレー44,46内のキャッシュ・タグが主メモリ・コントローラ14,16に対してデータ・ラインを要求した最後のプロセッサ・モジュール20,22,24を示す。
請求項（抜粋）：
受け取ったトランザクションに応じてデータを供給する主メモリ・コントローラ(14,16)、それぞれが、前記主メモリ・コントローラ(14,16)によってそれに供給されるデータを格納するためのキャッシュ・メモリ(50,52,54)を有し、またそれぞれが前記主メモリ・コントローラ(14,16)にトランザクションを送ってそれが必要としそのキャッシュ・メモリには格納されていないデータを要求する複数のモジュール(20,22,24)、および前記主メモリ・コントローラ(14,16)に接続されたキャッシュ・タグ・アレー(44,46)であって、前記モジュール(20,22,24)の前記キャッシュ・メモリ(50,52,54)の1つに格納されたそれぞれのデータ・ラインに対するキャッシュ・タグを含み、前記キャッシュ・タグが前記主メモリ・コントローラ(14,16)に対して前記データ・ラインを要求した最後のモジュールを示すキャッシュ・タグ・アレー(44,46)からなるメモリ。
IPC (2件)：
G06F 12/08 310
, G06F 15/163
