特許
J-GLOBAL ID：200903059956811228
半導体装置とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-267190
公開番号（公開出願番号）：特開平11-111951
出願日： 1997年09月30日
公開日（公表日）： 1999年04月23日
要約：
【要約】【課題】 隣り合う配線が密に配置される配線構造を有する半導体装置とその製造方法において、パッシベーション膜に形成されたボイド上に小さな隙間があった場合に、パッシベーション膜上にフォトレジスト膜を形成する際のベーキングによりボイド内の空気が熱膨張して該フォトレジスト膜が破裂するという不良とか、ボイド内にフォトレジスト膜が入り込んで、後工程でのアニール時にボイド内の空気が熱膨張して該フォトレジスト膜が吹き出したり、配線の終端部から流れ出したりという不良の発生を抑制する。【解決手段】 隣り合うように密に配置された配線20の終端部に近接するように、その配列方向と垂直にダミー配線パターン21を形成することで、ボイド内へのフォトレジスト膜の侵入を抑制するものである。
請求項（抜粋）：
隣り合う配線が密に配置される配線構造を有する半導体装置において、密に配置された各配線の終端部に近接するように、その配列方向と垂直にダミー配線パターンが形成されたことを特徴とする半導体装置。
IPC (5件)：
H01L 27/115
, H01L 21/3205
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 21/88 Z
, H01L 29/78 371
