特許
J-GLOBAL ID：200903060047058439
絶縁ゲート型半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
河宮 治
, 石野 正弘
公報種別：公開公報
出願番号（国際出願番号）：特願2004-161359
公開番号（公開出願番号）：特開2005-347289
出願日： 2004年05月31日
公開日（公表日）： 2005年12月15日
要約：
【課題】 CSTBTにおいてゲート容量や短絡電流を制御でき、かつ、閾値電圧のバラツキを抑制した絶縁ゲート型半導体装置を提供すること。【解決手段】 Pベース領域(104)と半導体基体(103)の間に形成され、半導体基体(103)より不純物濃度の高いキャリア蓄積層(113)を備えたCSTBTであって、ゲート電極(110)周縁部のPベース領域(104)部がチャネルとして機能し、キャリア蓄積層(113)において、チャネル直下のキャリア蓄積層領域(113a)の不純物濃度をND1、チャネル直下以外のキャリア蓄積層領域(113b)の不純物濃度をND2としたとき、ND1 < ND2 となる構成とした。【選択図】図1
請求項（抜粋）：
第1導電型の半導体基体と、
前記第1導電型の半導体基体の下主面に形成された第2導電型のコレクタ領域と、
前記コレクタ領域と接続されたコレクタ電極と、
前記第1導電型の半導体基体の上主面に選択的に形成された第2導電型のベース領域と、
前記ベース領域と前記半導体基体の間に形成され、前記半導体基体より不純物濃度の高い第1導電型のキャリア蓄積層と、
前記ベース領域内に選択的に形成された第1導電型のエミッタ領域と、
前記ベース領域内に選択的に形成され、かつ前記第1導電型の半導体基体まで到達する深さを有するトレンチ溝と、
前記トレンチ溝の内部に絶縁膜を介して埋設されたゲート電極と、
前記ベース領域と前記エミッタ領域が共通に接続されたエミッタ電極と、を備えた絶縁ゲート型半導体装置であって、
前記ゲート電極周縁部の前記ベース領域部がチャネルとして機能し、前記キャリア蓄積層において、前記チャネル直下のキャリア蓄積層領域の不純物濃度をND1、チャネル直下以外のキャリア蓄積層領域の不純物濃度をND2としたとき、ND1 < ND2 となることを特徴とする絶縁ゲート型半導体装置。
IPC (1件)：
FI (3件)：
H01L29/78 655B
, H01L29/78 653A
, H01L29/78 655A
