特許
J-GLOBAL ID：200903060275056446
半導体集積回路装置
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-019066
公開番号（公開出願番号）：特開平11-220036
出願日： 1998年01月30日
公開日（公表日）： 1999年08月10日
要約：
【要約】【課題】 2水準以上の電源電圧が用いられたCMOSFETを有する半導体集積回路装置において、製造コストの低減を図ることができる技術を提供する。【解決手段】 高い電源電圧で動作するnチャネル型MISFETQ1Hと低い電源電圧で動作するnチャネル型MISFETQ1Lとのp型レトログレードウエル3およびn+ 型半導体領域5をそれぞれ同一の工程で形成し、高い電源電圧で動作するpチャネル型MISFETQ2Hと低い電源電圧で動作するpチャネル型MISFETQ2Lとのn型レトログレードウエル11、P- 型半導体領域12、P+ 型半導体領域13およびn型ポケット領域14ををれぞれ同一の工程で形成することにより、工程数を削減する。
請求項（抜粋）：
2水準以上の電源電圧が用いられ、各々の電源電圧に応じた構造のpチャネル型MISFETを有する半導体集積回路装置であって、前記pチャネル型MISFETの構造パラメータであるソース領域、ドレイン領域を構成する半導体領域と、パンチスルー制御用ポケット領域と、ウエル領域と、しきい値電圧制御層とのうち少なくとも1つの構造パラメータにおいて、その構造が全ての前記pチャネル型MISFETにおいて一致することを特徴とする半導体集積回路装置。
IPC (2件)：
H01L 21/8238
, H01L 27/092
