半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：前田弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-326518
公開番号（公開出願番号）：特開平10-107160
出願日： 1996年12月06日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】リーク電流が小さくかつ電流駆動能力に優れたMT-MOS構造を有する半導体装置及びその製造方法を提供する。【解決手段】半導体基板1の基板領域1aの上には、ゲート絶縁膜7,ゲート電極8,サイドウォール13,ソース・ドレイン領域14,LDD領域11及びポケット領域9を有する第1,第2nMOSFETが設けられている。第1nMOSFETのみ、基板領域1aよりも高濃度のp型チャネル領域4をさらに備えている。第1nMOSFETの反転電圧は、チャネル領域4及びポケット領域9の不純物濃度によって定まる。第2nMOSFETの反転電圧は、基板領域1aとポケット領域9の不純物濃度によって定まるので、低濃度の基板領域1aをチャネル領域として利用することで、空乏層容量が小さくなり、サブスレッショルド特性を改善し、リーク電流を低減できる。

請求項（抜粋）：

半導体基板上に、所定の反転電圧(VT)を有する第1MISFETと該第1MISFETとよりも低い反転電圧を有する第2MISFETとを搭載した半導体装置であって、上記第1MISFETは、上記半導体基板の一部の上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に形成されたゲート電極と、上記ゲート電極の各側面上に形成された絶縁体サイドウォールと、上記ゲート絶縁膜直下方の半導体基板内にVT制御レベル濃度の第1導電型不純物を導入して形成されたチャネル領域と、上記半導体基板内で上記チャネル領域を挟んで相対向するように形成され高濃度の第2導電型不純物を含むソース・ドレイン領域と、上記各ソース・ドレイン領域と上記チャネル領域との間の上記半導体基板の表面を少なくとも含む領域に形成され第1導電型不純物を含むポケット領域と、上記ポケット領域と各ソース・ドレイン領域との間に形成され低濃度の第2導電型不純物を含むLDD領域とを備える一方、上記第2MISFETは、上記半導体基板の一部の上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に形成されたゲート電極と、上記ゲート電極の各側面上に形成された絶縁体サイドウォールと、上記半導体基板の表面から奥方に亘る領域に形成され上記第1MISFETのチャネル領域におけるよりも低濃度のVT制御レベル濃度の第1導電型不純物を含んで上記ゲート絶縁膜の直下方においてチャネル領域となる基板領域と、上記半導体基板内で上記チャネル領域を挟んで相対向するように形成され高濃度の第2導電型不純物を含むソース・ドレイン領域と、上記各ソース・ドレイン領域と上記チャネル領域との間の上記半導体基板の表面を少なくとも含む領域に形成され第1導電型不純物を含むポケット領域と、上記各ポケット領域と各ソース・ドレイン領域との間に形成され低濃度の第2導電型不純物を含むLDD領域とを備えていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/8238 , H01L 27/092 , H01L 21/265

FI (2件)：

H01L 27/08 321 B , H01L 21/265 Z

引用特許：

審査官引用 (10件)

特開平4-196215
特開昭61-241967
特開昭57-036856

全件表示

前のページに戻る