特許
J-GLOBAL ID：200903060610672920

ダイナミックランダムアクセスメモリ

発明者：
明山 浩一

明山 浩一 について


出願人/特許権者：
川崎製鉄株式会社

川崎製鉄株式会社 について


代理人 (1件)： 高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-319131
公開番号（公開出願番号）：特開平9-162365
出願日： 1995年12月07日
公開日（公表日）： 1997年06月20日
要約：
【要約】【課題】 メモリキャパシタの絶縁膜等にある潜在的な不良を顕在化させる、デバイスのスクリーニングを能率良く行う。【解決手段】 通常動作モードでは、デコードされたアドレス信号Y0〜Y3によって、いずれか一対のビット線BL0〜BL3、(BL0バー)〜(BL3バー)のビット線対のみが、データ線DL、(DLバー)に接続される。一方、ストレス印加信号BTMが“1”となるストレス印加モードでは、すべてのビット線BL0〜BL3、(BL0バー)〜(BL3バー)が、データ線DL又は(DLバー)に接続され、ワード線WL0〜WL3で選択される、同時に4つのメモリセルMCにストレスを加えるためのビットデータの書き込みがなされる。ストレスを加えるためのビットデータの書き込みを能率良く行うことができる。
請求項（抜粋）：
蓄積電荷によってビットデータを記憶する、マトリックス状に配置されたメモリキャパシタを用いたメモリセルを、行デコーダで駆動されたワード線、及び列セレクタで選択されたビット線によって選択し、該ビット線を経て書き込みアクセス、及び読み出しアクセスを行うようにしたダイナミックランダムアクセスメモリにおいて、通常動作モード、あるいは潜在的な不良のスクリーニングを行うためのストレス印加モードのいずれかの設定をするモード選択回路と、前記通常動作モードでは通常プレート電位を印加し、一方、前記ストレス印加モードでは、前記通常プレート電位を印加する際よりも前記メモリキャパシタに大きな電位差が生じるスクリーニングプレート電位を印加するプレート電位供給回路と、前記通常動作モードの書き込みアクセス時に選択されるビット数より多い、前記メモリキャパシタに対して同時に、蓄積電荷有りのビットデータの書き込みを行うスクリーニング書き込み回路とを備えたことを特徴とするダイナミックランダムアクセスメモリ。
IPC (3件)：
H01L 27/108 ,  H01L 21/8242 ,  G11C 11/401
FI (2件)：
H01L 27/10 681 C ,  G11C 11/34 371 A
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM