特許
J-GLOBAL ID：200903060658903185
薄膜磁性体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-006424
公開番号（公開出願番号）：特開2003-208796
出願日： 2002年01月15日
公開日（公表日）： 2003年07月25日
要約：
【要約】【課題】 データ記憶に用いられる正規メモリセルと同様の磁性体記憶素子を用いて、冗長救済に必要な情報を不揮発的に記憶可能な薄膜磁性体記憶装置を提供する。【解決手段】 メモリアレイ10に隣接して配置されたプログラムユニットPU0〜PU2の各々は、置換救済に必要な冗長情報の1ビットずつを記憶する。通常のデータ読出動作に先立って、プログラムユニットから読出された冗長情報は、行選択回路20内にラッチされる。行選択回路20は、冗長情報によって示される不良行アドレスと、入力された行アドレスRA0,RA1との一致判定に応じて、正規メモリセルに対応するワード線WL0〜WL3およびスペアワード線SWLのうちの1本を選択的に活性化する。
請求項（抜粋）：
複数の正規メモリセルと、前記複数の正規メモリセル中の欠陥メモリセルを置換救済するための複数のスペアメモリセルとが行列状に配置されたメモリアレイと、各々が、前記置換救済に用いる冗長情報の1ビットを記憶するための複数のプログラムユニットと、データ読出動作の実行前に前記複数のプログラムユニットから前記冗長情報を読出すためのプログラム情報読出部と、前記プログラム情報読出部によって読出された前記冗長情報および、入力されたアドレス信号に応じて、前記複数の正規メモリセルおよび前記複数のスペアメモリセルへのアクセスを制御するための選択回路を備え、各前記プログラムユニットは、各々が、前記正規メモリセルおよび前記スペアメモリセルと同様の構成を有する2個のプログラムセルを有し、前記2個のプログラムセルは、異なるレベルのデータをそれぞれ記憶する、薄膜磁性体記憶装置。
IPC (6件)：
G11C 29/00 603
, G11C 29/00
, G11C 11/14
, G11C 11/15
, H01L 27/105
, H01L 43/08
G11C 29/00 603 J
, G11C 29/00 603 K
, G11C 11/14 A
, G11C 11/15
, H01L 43/08 Z
, H01L 27/10 447
5F083FZ10
, 5F083LA10
, 5F083ZA10
, 5L106CC05
, 5L106CC09
, 5L106CC13
, 5L106CC17
, 5L106CC22
, 5L106EE02
, 5L106FF08
, 5L106GG01
, 5L106GG07
