特許
J-GLOBAL ID：200903060808787499

半導体装置及びその製造方法

発明者：
竹内 敏治

竹内 敏治 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 後藤 洋介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-283072
公開番号（公開出願番号）：特開2001-110753
出願日： 1999年10月04日
公開日（公表日）： 2001年04月20日
要約：
【要約】【課題】 量産性・価格性に優れた半導体装置の製造方法を提供する。【解決手段】 半導体素子を構成するGaAs基板1を有する半導体ペレット5の製造方法であって、GaAs基板1上に複数の半導体素子10を所定のピッチ寸法で形成し、複数の半導体素子10が形成されたGaAs基板1を所定の厚さに加工し、上部がほぼ平坦で、かつ下部において上記ピッチ寸法とほぼ同じピッチ寸法で溝加工が実施された窒化アルミニウム板2を用意する。次に、所定の厚さに加工されたGaAs基板1と溝加工が行われた窒化アルミニウム板2とを張り合わせ、この張り合わされたGaAs基板1と窒化アルミニウム板2とを、上記所定のピッチ寸法を有する溝20に沿ってブレーキングする。
請求項（抜粋）：
半導体素子を構成するIII-V族の半導体基板を有する半導体装置の製造方法において、上記基板上に複数の半導体素子を所定のピッチ寸法で形成し、この複数の半導体素子が形成された基板を所定の厚さに加工し、上部がほぼ平坦で、かつ下部において上記ピッチ寸法とほぼ同じピッチ寸法で溝加工が実施された板材を用意し、上記所定の厚さに加工された基板とこの溝加工が行われた板材とを、基板の下部と板材の上部とが対向するように張り合わせ、この張り合わされた基板と板材とを、上記所定のピッチ寸法を有する溝に沿ってブレーキングし、これにより、板材に半導体素子を有する基板が張り合わされた複数の半導体装置を製造することを特徴とする半導体装置の製造方法。
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM