半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：眞鍋潔 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-225266
公開番号（公開出願番号）：特開2001-053027
出願日： 1999年08月09日
公開日（公表日）： 2001年02月23日
要約：

【要約】【課題】半導体装置の製造方法に関し、Si及びGeを含む半導体層と金属層とを反応させて低抵抗のシリサイド層を所望の厚さに形成する。【解決手段】半導体1上に、Si<SB>x </SB>(Ge<SB>y </SB>C<SB>1-y </SB>)<SB>1-x </SB>層2及びSi<SB>v </SB>(Ge<SB>w </SB>C<SB>1-w </SB>)<SB>1-v </SB>層3(但し、0<x<v≦1,y≦1,w≦1)を順次堆積させたのち、Si<SB>v </SB>(Ge<SB>w </SB>C<SB>1-w </SB>)<SB>1-v </SB>層3上に金属層4を堆積させ、加熱処理により金属化合物層5,6を形成する。

請求項（抜粋）：

半導体上に、Si<SB>x </SB>(Ge<SB>y </SB>C<SB>1-y </SB>)<SB>1-x </SB>層及びSi<SB>v </SB>(Ge<SB>w </SB>C<SB>1-w </SB>)<SB>1-v </SB>層(但し、0<x<v≦1,y≦1,w≦1)を順次堆積させたのち、前記Si<SB>v </SB>(Ge<SB>w </SB>C<SB>1-w </SB>)<SB>1-v </SB>層上に金属層を堆積させ、加熱処理により金属化合物層を形成することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/28 301 , H01L 29/78 , H01L 21/336

FI (3件)：

H01L 21/28 301 T , H01L 29/78 301 P , H01L 29/78 301 S

Fターム (34件)：

4M104AA01 , 4M104BB01 , 4M104BB36 , 4M104BB38 , 4M104BB40 , 4M104CC01 , 4M104CC05 , 4M104DD04 , 4M104DD37 , 4M104DD43 , 4M104DD46 , 4M104DD55 , 4M104DD64 , 4M104DD78 , 4M104DD79 , 4M104DD80 , 4M104DD83 , 4M104DD84 , 4M104FF13 , 4M104FF14 , 4M104GG06 , 4M104GG09 , 4M104GG14 , 4M104HH15 , 4M104HH16 , 5F040DA10 , 5F040DB01 , 5F040DC01 , 5F040EC07 , 5F040EC13 , 5F040EH07 , 5F040FB10 , 5F040FC09 , 5F040FC19

引用特許：

審査官引用 (2件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平10-008772 出願人：富士通株式会社
半導体集積回路及びその製造方法
公報種別：公開公報出願番号：特願平10-326973 出願人：株式会社東芝

前のページに戻る