特許
J-GLOBAL ID：200903013228392600

半導体集積回路及びその製造方法

発明者：
青木 伸俊

青木 伸俊 について

, 
大内 和也

大内 和也 について

, 
水島 一郎

水島 一郎 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-326973
公開番号（公開出願番号）：特開2000-150669
出願日： 1998年11月17日
公開日（公表日）： 2000年05月30日
要約：
【要約】【課題】 MISFETのゲート電極にドーピングされた不純物のチャネル形成領域側への漏れを防止し、また不純物の濃度を全域にわたって充分に確保し、安定した閾値電圧を得ることができる半導体集積回路を提供する。シリサイド電極の抵抗値を減少させることができる半導体集積回路を提供する。【解決手段】 nチャネルMISFETQnのゲート電極4Nが、少なくとも2種類の第1及び第2四族元素で形成された第1領域4gと第1四族元素で形成された第2領域4nとで構成される。pチャネルMISFETQpのゲート電極4Pは同様に第1領域4gと第2領域4pとで構成される。第1領域4gは例えばSiGeで、第2領域4n、4pはそれぞれSiで形成される。ゲート電極4N、4P上にはそれぞれ第2領域4n、4pの少なくとも一部をシリサイド化したシリサイド電極8Gが形成される。
請求項（抜粋）：
半導体基板上にゲート絶縁膜を介して設けられたゲート電極のゲート絶縁膜側の第1領域が種類の異なる少なくとも第1四族元素及び第2四族元素で形成され、前記ゲート電極のゲート絶縁膜から離間された第2領域が前記第1四族元素で形成された絶縁ゲート型電界効果トランジスタを備えたことを特徴とする半導体集積回路。
IPC (4件)：
H01L 21/8238 ,  H01L 27/092 ,  H01L 21/28 301 ,  H01L 29/78
FI (4件)：
H01L 27/08 321 D ,  H01L 21/28 301 D ,  H01L 29/78 301 G ,  H01L 29/78 301 S
Fターム (61件)：
4M104AA01 ,  4M104BB36 ,  4M104BB39 ,  4M104CC01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD16 ,  4M104DD43 ,  4M104DD65 ,  4M104DD84 ,  4M104FF13 ,  4M104GG10 ,  4M104HH14 ,  4M104HH20 ,  5F040DA06 ,  5F040DA10 ,  5F040DA13 ,  5F040DB03 ,  5F040DC01 ,  5F040EB03 ,  5F040EC02 ,  5F040EC05 ,  5F040EC07 ,  5F040EC13 ,  5F040EF02 ,  5F040EF14 ,  5F040EH02 ,  5F040EJ03 ,  5F040EK05 ,  5F040FA07 ,  5F040FA12 ,  5F040FB02 ,  5F040FC06 ,  5F040FC09 ,  5F040FC21 ,  5F048AA01 ,  5F048AA07 ,  5F048AA09 ,  5F048AB01 ,  5F048AB03 ,  5F048AC03 ,  5F048BA01 ,  5F048BB04 ,  5F048BB08 ,  5F048BB10 ,  5F048BB13 ,  5F048BB16 ,  5F048BB17 ,  5F048BB18 ,  5F048BC05 ,  5F048BC06 ,  5F048BC15 ,  5F048BC18 ,  5F048BD04 ,  5F048BE03 ,  5F048BF07 ,  5F048BF11 ,  5F048BF16 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM