半導体装置のキャパシタ

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-047558
公開番号（公開出願番号）：特開2000-252421
出願日： 1999年02月25日
公開日（公表日）： 2000年09月14日
要約：

【要約】【課題】大きな段差を形成ことことなくMIMキャパシタの下部電極下の寄生容量を低減する。【解決手段】 Si基板のキャパシタ下部電極に重畳する領域に格子状トレンチを形成しその中に絶縁物を充填する。

請求項（抜粋）：

半導体基板上に絶縁膜を介して下部電極が被着されたMIM構造の半導体装置のキャパシタにおいて、前記絶縁膜は、少なくとも前記半導体基板の前記下部電極に重畳する範囲に平面視格子状のトレンチと、該トレンチ内に充填された絶縁物とからなる格子状絶縁層を有することを特徴とする半導体装置のキャパシタ。

IPC (2件)：

H01L 27/04 , H01L 21/822

Fターム (5件)：

5F038AC03 , 5F038AC04 , 5F038AC05 , 5F038EZ14 , 5F038EZ15

引用特許：

出願人引用 (2件)

審査官引用 (2件)

前のページに戻る