炭化珪素半導体装置及びその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：伊藤洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-267534
公開番号（公開出願番号）：特開2001-094099
出願日： 1999年09月21日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】蓄積モードのMOSFETにおいて、さらなるオン抵抗の低減を図る。【解決手段】ゲート電極8と表面チャネル層5との間に電荷が保持できる機構を備える。具体的には、ゲート電極8と表面チャネル層5との間にフローティングゲート12を設け、2層ゲート構造にすると共に、フローティングゲート12に電子を注入し、ゲート電位と半導体表面の電界の関係にオフセットをかける。このように、電荷保持機構を設けることにより、ゲート電位が零以上で使用しても電荷保持機構が負の電位となるようにできるため、ノーマリオフの特性としつつ、デプレッション型と同等のオン抵抗を有するMOSFETとすることができる。

請求項（抜粋）：

主表面及び主表面と反対面である裏面を有し、炭化珪素よりなる第1導電型の半導体基板(1)と、前記半導体基板の主表面上に形成され、前記半導体基板よりも高抵抗な炭化珪素よりなる第1導電型の半導体層(2)と、前記半導体層の表層部の所定領域に形成され、所定深さを有する第2導電型のベース領域(3a、3b)と、前記ベース領域の表層部の所定領域に形成され、該ベース領域の深さよりも浅い第1導電型のソース領域(4a、4b)と、前記ベース領域の表面部及び前記半導体層の表面部において、前記ソース領域と前記半導体層とを繋ぐように形成され、チャネル領域を形成する炭化珪素よりなる第1導電型の表面チャネル層(5)と、前記表面チャネル層の表面に形成されたゲート絶縁膜(7a、7b)と、前記ゲート絶縁膜の上に形成されたゲート電極(8)と、前記ベース領域及び前記ソース領域に接触するように形成されたソース電極(10)と、前記半導体基板の裏面に形成されたドレイン電極(11)とを備え、前記ゲート電極と前記表面チャネル層との間に電荷が保持できる機構を有することを特徴とする炭化珪素半導体装置。

IPC (4件)：

H01L 29/78 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 29/78 652 T , H01L 29/78 371 , H01L 29/78 652 K

Fターム (16件)：

5F001AA01 , 5F001AB02 , 5F001AB08 , 5F001AD13 , 5F001AD15 , 5F001AD22 , 5F001AD24 , 5F001AF10 , 5F101BA01 , 5F101BB02 , 5F101BB05 , 5F101BD03 , 5F101BD05 , 5F101BD14 , 5F101BD16 , 5F101BF10

引用特許：

出願人引用 (4件)

特開平2-180078
不揮発性半導体メモリ装置およびその製造方法
公報種別：公開公報出願番号：特願平8-351138 出願人：ソニー株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平7-048524 出願人：日本電装株式会社

全件表示

審査官引用 (4件)

特開平2-180078
不揮発性半導体メモリ装置およびその製造方法
公報種別：公開公報出願番号：特願平8-351138 出願人：ソニー株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平7-048524 出願人：日本電装株式会社

全件表示

前のページに戻る