特許
J-GLOBAL ID：200903061165703132

液晶表示素子および表示装置

発明者：
田中 大直

田中 大直 について

, 
野口 幸治

野口 幸治 について

, 
金谷 康弘

金谷 康弘 について

, 
中嶋 大貴

中嶋 大貴 について

, 
野津 大輔

野津 大輔 について

, 
猪野 益充

猪野 益充 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2007-046534
公開番号（公開出願番号）：特開2008-209686
出願日： 2007年02月27日
公開日（公表日）： 2008年09月11日
要約：
【課題】寄生容量を抑制した状態で開口率を向上させることが可能な液晶表示素子および表示装置を提供する。【解決手段】第1基板10上にマトリクス状に配置された複数の走査線11および複数の信号線12と、走査線11および前記信号線12の交差部に配置されたTFT1と、TFT1を覆う状態で、第1基板10上に設けられた第1絶縁膜13と、第1絶縁膜13上に配置された共通電極14と、共通電極14を覆う状態で、第1絶縁膜13上に配置された第2絶縁膜15と、画素領域1A内の第2絶縁膜15上に配置され、第2絶縁膜15および第1絶縁膜13に設けられたコンタクトホールを介してTFT1と接続された複数のスリット16aを有する画素電極16とを備え、共通電極14は、第1絶縁膜13上のコンタクトホールの形成領域を除く画素領域10Aと、走査線11および信号線12の少なくとも一方とを覆う状態で配置された液晶表示素子および表示装置である。【選択図】図1
請求項（抜粋）：
第1基板と第2基板との間に挟持された液晶層を備え、当該液晶層に対して電界を印加する共通電極と画素電極とを前記第1基板側に有する液晶表示素子において、 前記第1基板上にマトリクス状に配置された複数の走査線および複数の信号線と、 前記走査線および前記信号線の交差部に配置された駆動素子と、 前記駆動素子を覆う状態で、前記第1基板上に設けられた第1絶縁膜と、 前記第1絶縁膜上に配置された共通電極と、 前記共通電極を覆う状態で、前記第1絶縁膜上に配置された第2絶縁膜と、 前記画素領域内の前記第2絶縁膜上に配置され、前記第2絶縁膜および前記第1絶縁膜に設けられたコンタクトホールを介して前記駆動素子と接続された複数のスリットを有する前記画素電極とを備え、 前記共通電極は、前記第1絶縁膜上の前記コンタクトホールの形成領域を除く画素領域と、当該走査線および当該信号線の少なくとも一方とを覆う状態で配置されている ことを特徴とする液晶表示素子。
IPC (2件)：
G02F 1/134 ,  G02F 1/136
FI (2件)：
G02F1/1343 ,  G02F1/1368
Fターム (14件)：
2H092GA14 ,  2H092GA15 ,  2H092GA29 ,  2H092JA26 ,  2H092JA46 ,  2H092JB05 ,  2H092JB06 ,  2H092KB22 ,  2H092KB25 ,  2H092NA07 ,  2H092NA19 ,  2H092NA23 ,  2H092PA08 ,  2H092QA06
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM