特許
J-GLOBAL ID:200903061212837460

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 宮田 金雄 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-153787
公開番号(公開出願番号):特開平11-003871
出願日: 1997年06月11日
公開日(公表日): 1999年01月06日
要約:
【要約】【課題】 サブクォーターミクロンデバイスに適応するコンタクト若しくはバイアホールと上層配線との良好な接続状態を得る。【解決手段】 この発明による半導体装置では、層間絶縁膜内にコンタクトホールの側壁に1000Å以上1500Å未満の膜厚を持つ耐アルカリ性導電膜を形成し、コンタクトホールの中心部はタングステン膜で埋設した接続部を形成する。接続部の上面を層間絶縁膜の表面と同じ高さとなるようにエッチバックし、接続部に接する状態にボーダレス配線を形成する。接続部とボーダレス配線との重ね合わせのズレは1000Å未満の大きさであることから、ボーダレス配線形成後に強アルカリ性エッチング液を用いた処理を行っても接続部の上面は耐アルカリ性導電膜のみが露出しているため、接続部を構成するアルカリ可溶性であるタングステン膜が溶出しない。
請求項(抜粋):
半導体基板、上記半導体基板の表面若しくは上部に形成された導電領域、少なくとも上記導電領域上に積層された層間絶縁膜の上面から、上記導電領域の表面にかけて形成された導電物質からなる接続部、上記接続部に接し、上記層間絶縁膜の表面に形成されたボーダレス配線を含み、上記接続部は耐アルカリ性導電膜を含んでおり、少なくとも上記接続部の側壁を取り巻く上記耐アルカリ性導電膜の上記接続部上部における水平方向の膜厚は、上記ボーダレス配線形成時に生じる重ね合わせのズレに相当する寸法以上の値であり、上記接続部の水平方向の最大寸法の1/2よりも小さな膜厚となるように形成されることを特徴とする半導体装置。
IPC (3件):
H01L 21/28 301 ,  H01L 21/3205 ,  H01L 21/768
FI (4件):
H01L 21/28 301 R ,  H01L 21/88 B ,  H01L 21/90 D ,  H01L 21/90 B
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る